• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • wishbone总线

    想请教各位前辈,wishbone在工作中很常用吗?我最近在学关于这个的代码,感觉很难懂,而时间又感觉不大够用,需要重点攻击, 所以想知道是否值得投入大量的时间去研究它。望各位前辈不吝赐教

    2014-03-02 23:37

  • 基于WISHBONE总线的FLASH闪存接口设计

    WISHBONE总线,所以本设计的接口具有可移植性。 Am29LV160D芯片特点Am29LV160D是一种仅需采用3.0V电源进行读写的闪存。该器件提供了70ns、90ns、120ns读取时间,无需高速微处理器

    2018-12-05 10:35

  • wb_lpc添加进e203,寄存器读写都不行是为什么?

    ; wireplc0_icb_rsp_err; wire[31:0] plc0_wishbone_addr;// lower address bits wire[31:0]plc0_wishbone

    2023-08-12 08:26

  • 分享一个高质量的usb2.0项目

    的《USB2.0的IP核(详细verilog源码和文档).rar》。下图是对应的Architecture。具体的文件列表如下图所示:2、ahb转wishbone的bridge具体项目参考百度网盘链接中

    2022-11-23 14:47

  • Gowin PicoRV32硬件设计参考资料

    Gowin_PicoRV32 系统架构包括 Gowin PicoRV32 内核、指令存储器ITCM 和数据存储器 DTCM、轻量化 UART、AHB 总线扩展接口和 Wishbone总线及外部设备,如图 1-1 所示。

    2022-10-14 06:56

  • 地址线的转换

    我现在有个8位数据线的CPU,要连到32位数据线的WISHBONE,大家有什么想法没,我不知道怎么做了

    2014-12-01 20:04

  • 基于VerilogHDL在可编程逻辑器件FPGA上的实现

    和现代化程度的要求也逐步提高,文中针对机载信息采集系统的可靠性、数据管理的高效性以及硬件成本的需求。设计实现了与Wishbone总线SDX总线的接口转化,完成了数据采集功能模块与SDX总线协议之间

    2019-05-31 05:00

  • Gowin Flash Controller参考设计

    AHB interface controller; 支持 FLASH256KA Wishbone interface controller

    2022-10-10 10:41

  • 应用PLD实现初始化过程和所有数据传输

    WISHBONE总线读取和写入主控制器中的寄存器。单线控制器可用于各种应用。该设计使用单线接口来读/写数字输出温度传感器

    2020-04-30 09:36

  • Altium公司的FPGA开发板原理图

    ,分立处理器之间无缝的迁移。使用了Wishbone 开放总线连接器允许在FPGA上实现的逻辑模块可以透明的连接到各种处理器上。Altium Designer 6.0支持 Xilinx

    2012-03-16 10:52