我想将HSTL18接收器用于spartan-6 IO，因为驱动器使用1.8V HSTL CLASS I.驱动器来自ASIC芯片。我查找了文件以找出HSTL的最大速度（例如Mb / s），但没有
2019-08-02 09:57
我正在使用Artix 7 fpga。我没有2.5V IO库，所以我不能使用LVDS输出。有没有人有使用差分HSTL与LVDS接口的经验？ TI建议为接口提供交流耦合终端，有何评论？见附件。
2020-07-30 10:49
[get_ports {gth_pin_out_n}]我尝试将IOSTANDARD属性分配给HSTL_II_18，但第二个错误仍然存在（UCIO-1）并且引脚被移动。那么在使用某些buildsthey时在XDC文件中分配这些内容的正确方法是什么？在某些其他情况下它们不是（两个版本都使用相同的XDC文件）
2020-08-13 09:02
如下：[1-6] =四路SPI，LVCMOS18[16-27] = Enet0，HSTL I 18[28-39] = USB 0，LVCMOS18[40-45] = SD0，LVCMOS18
2018-11-05 11:35
大家好，需要了解7系列器件中的HSTL单端IO性能数据？问候，Shreyas以上来自于谷歌翻译以下为原文Hi All, Need to know the HSTL single ended IO performance data in 7 series devic
2018-09-29 14:45
XC7Z020与PS接口的MIO连接以太网PHY，通过RGMII接口，级别必须使用HSTL_I_18？HSTL_I_18电平只能连接到88E1116R等，以支持SSTL芯片。如果LVCMOS18
2020-08-04 10:33
：HSTL_I_DCI VREF = 0.75 VCCO = 1.5终止：2 TermDir：在VccAuxIOType中：0 BufioId：5 Bank ：32放置RClock：放置的IOB列表：术语
2020-08-06 07:01
尊敬的ADI专家，我要用AD9912实现150-400MHz输出，使用外部50MHz晶振作参考，请问1、CMOS输出端是否可以不接？HSTL输出是否可以差分转单端输出？2、如图，CMOS输出被旁路
2019-02-26 09:44
我的AD9912的AD输出为什么幅值是mv级的？不是应该为1.8V的吗？HSTL的输出幅也是mv级的。输出幅值是不是通过寄存器控制的，如果是，哪个寄存器控制输出幅值的大小？恳请高手指点!
2023-11-27 08:36
自动设置为HSTL_I。我想使用输出驱动器的源端接来匹配走线阻抗以驱动信号到QDR存储器，但遗憾的是HSTL没有输出源端接能力。我有外部参考电阻连接到VRN / VRP。我的问题是，我可以将UCF中
2020-07-08 15:11
