针对传统的实现FPGA局部动态可重构中总线宏的设计方法比较复杂的问题，提出了一种Virtex-5 FPGA局部动态重构中基于Slice的总线宏的简易设计方法。在介绍总线宏基本原理的基础上，分析传统设计方法的复杂性，结合Virtex-5芯片的结构特点，以Xilinx的ISE9.1i和
2011-01-15 15:37
./oschina_soft/kubectl-slice.zip
2022-05-13 09:47
一个CLB包含两个Slice，两个Slice分别位于独立的列，有各自的进位链，他们相互不连接。每个CLB连接到一个Switch matrix上已完成布线。CLB中底部的Slice为
2019-06-18 08:00
CLOSURE END SEAL DOUBLE PORT
2023-03-22 23:08
CLOSURE END SEAL SINGLE PORT
2023-03-22 23:08
CLOSURE END SEAL TRIPLE PORT
2023-03-22 23:08
CLOSURE END SEAL SINGLE PORT
2023-03-22 23:08
CLOSURE END SEAL DOUBLE PORT
2023-03-22 23:08
Rubber End Seal For SLiC™ 3" Closures and Terminals
2023-03-22 23:08
CLOSURE END SEAL SINGLE PORT
2023-03-22 23:08
