在使用ISE进行实现过程中，占用slice的资源较多，如图中所示，想用unrelated logic部分，期望能够将slice资源均衡使用，而折腾了好久，改了好多综合、map等的设置，可都
2015-02-28 14:55
UltraScale DSP48 Slice架构的优势是什么？UltraScale内存架构的优势是什么？
2021-05-24 06:34
老师您好，描述下我的情况，就是类似于退栈过程出现的问题。打开一个PageAbility页面，里面通过slice的切换来显示不同的界面样式。PageAbility默认加载
2020-11-21 16:26
嗨，我使用virtex7 xc7vx690t来运行P＆amp; R但总是得到unrouted网络的错误。但我发现报道的错误是“BUFG驱动SLICE”。我认为BUFG是全球时钟资源，它可以驱动
2018-11-13 14:16
请问下，GTM TIM超时检查的TDU slice0~2，如何级联成一个24bit counter。原理是下面这样的吗：TDU slice0通过TCS时钟源进行递增计数TDUC.TO_CNTTDU
2024-02-04 07:48
+ 2FF? Or does this mean each slice have 4 pairs of LUT Flip Flop?Thanks,
2018-10-23 10:21
本帖最后由 zhang7711 于 2011-6-24 15:19 编辑 新日本无线现已开始接受Analog Master Slice的订货服务。Analog Master Slice IC
2011-06-24 10:49
嗨，我正在使用两个使用级联链路连接的DSP48切片来执行所需的操作。我想尝试多泵操作以有效地使用DSP48切片。请提供DSP48 slice中的Multipumping示例。提前致谢
2019-08-06 10:42
求助：编译原理图没有错误，编译pcb文件时出错，documents(*.pcbdoc)message(Duplicate Net Names Bus Slice N000-1[0..15])
2014-05-13 20:17
我想在项目中将 CCU8 SLICE 设置为定时器，请参考 DAVE 帮助内容。 但这并不符合我的要求。 您能帮我提供相关例子供参考吗？
2024-07-02 06:54
