当我使用ADRF6850时，发现IQ输出信号中包含有如图所示的毛刺。 经验证，这些毛刺之间的频率间隔正好是PFD的频率。 当我通过程序改变PFD的频率时，这些毛刺的间隔也会相应的变化。 我想请教专家，如何消除这些毛刺？谢谢。
2018-09-18 11:23
PFD_DLY_SEL寄存器的作用是什么?手册只写如何设置并没有解释功能。 假设我们设置MASH_ORDER=3，PFD_DLY_SEL为3。 当设置输出频率变化时，根据表2，如果fvco
2024-11-12 08:27
如何进行主频/PLL/PFD和总线时钟的设置?
2022-01-21 06:05
`汽车cd上主控用的R5F64178PFD，在data flash保存着车架号，怎么在不拆下来mcu的情况下修改下呢，或者把data flash清空也行。`
2015-12-26 12:19
后仍无法改变。 将LMX2820当成一个低噪声pll用时，即：用外部VCO，外部混频，PFD IN输入， 这时的寄存器配置是怎样的呢？ 设置为EXT VCO模式吗？ 这种模式下，配置寄存器有顺序吗？
2024-11-11 06:58
请教各位大虾：小弟刚开始学习pll设计不久 请问对于输入频率130MHz左右 应该选择哪种结构的PFD比较好？TSPC的吗？谢谢了
2021-06-24 07:09
-70dBc/Hz，但8M的那个在10kHz处很好，有-90dBc/Hz，关键是没有异常突起的。 请教为什么ADF4350在PFD为有小数点的频率时会有这个情况？ps：附图里8M的图上有50k的杂散
2019-03-12 09:18
的 pll1_sw_clk 就等于 1056MHz。5. 设置 CCM_CACRR 的 ARM_PODF 为 2 分频，内核主频就是 1056/2=528MHz。PFD 时钟我们还需要设置好其他的 PLL
2021-07-26 10:17
，fraction = 24，因此，USB1 PFD0 时钟 = (480MHz * 18) / 24 = 360MHzCLOCK_InitUsb1Pfd(kCLOCK_Pfd0, 24
2023-03-27 07:25
528_PLL的原因。此PLL分出了4路PFD，分别为：PLL2_PFD0~PLL2_PFD3，这4路PFD和528_PLL共同作为其它很多外设的根时钟源。通常528_
2019-12-23 11:18
