• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 请问mig 7实现错误的解决办法?

    你好,先生,当我使用mig 7核心时,我遇到了这些错误(合成传递),[放置30-69]实例U_mig_7series_0 / u_mig_7series_0_mig

    2020-08-24 09:15

  • 如何连接mig内容?

    我有一段时间让恶意生成的内容工作。我是一个超级菜鸟,所以我认为这对我来说是一个非常普遍的过程,但我需要一只手学习如何克服困难。我想我来自编程,我希望MIG能够生成应该自己编译的库。但是,我发现事实

    2019-08-06 07:54

  • MIG时钟调试笔记

    最近阿威也在玩MIG ,然后对我问了一大堆问题,主要针对MIG的时钟。后来发现自己理解得还是不够。这么一讨论更加清晰了,做个笔记吧。第一个时钟,也就是MIG 对DDR接口的时钟。因为我用的是ddr3

    2019-05-21 07:21

  • 找不到MIG 7模块

    所以我在Vivado 2013.4中有一个使用MIG 7 IP模块的设计,它之前完成了合成和实现。我收到一条消息说合成和实现已经过时并决定再次运行它,据我所知,在此之前我没有改变项目中的任何内容

    2020-04-06 15:47

  • 2014.1 Windows 8.1 MIG IP生成器无法运行

    在win8.1 pc上使用Vivado 2014.1,MIG IP生成器在启动时收到Windows错误。相同的安装文件已加载到win7 pc上,MIG IP生成器运行正常。在Win8.1机器上,我

    2018-12-07 11:18

  • 关于XILINX多片DDR2的硬件设计和MIG

    本帖最后由 elecfans跑堂 于 2015-9-14 09:21 编辑 最近在做FPGA板子用了两片16位的FPGA,在MIG中发现ODT 和CK CS等信号需要分别连接到FPGA。如下图,是我在MIG中设置的问题吗?还是xilinx DDR2

    2015-09-13 14:21

  • xilinx MIG DDR2使用问题

    在DDR2 MIG的使用时,想把DDR2封装成一个FIFO使用,但是有些问题不是太明白。在MIG的User Interface接口中,提供给控制器的数据是上升沿和下降沿的拼接,一个周期提供两个数据到

    2015-03-29 18:41

  • 使用MIG CORE读取LPDDR内存时遇到问题

    你好我在使用MIG CORE读取LPDDR内存时遇到问题。我已经成功发送CMD命令,并且空信号已经返回,但是,我没有成功发送读命令,空信号没有切换到“0”...在atchment,我已经发布了数字

    2019-07-23 14:46

  • 如何使用MIG

    如何使用MIG?我阅读了手册,但仍然有点困惑如何使用它来做到这一点。通过写一些地址并阅读一些地址并在地址上放置与地址相对应的指示灯来计划做一些较小的事情。

    2020-08-04 10:51

  • 可以使用mig生成ddr控制器吗?

    我可以使用mig生成ddr控制器(xc6vlx130t)吗?mig向导只支持ddr2和ddr3!

    2020-06-12 07:32