嗨我使用virtex5 xc5vlx110t和ml523板。我想用示波器进行测试，所以我应该连接设备和示波器。但是，我不知道如何应用clk，RSTn和LOAD。在通过测试平台的模拟中，我只是编写
2019-04-26 14:02
AD9122的内部时钟HB1_CLK、HB2_CLK、HB3_CLK的频率是多少呢？
2023-12-21 06:51
想要设置CAN BRT，可是有些参数不太明白， 请问 1.CLK_M_OSC 是哪个时钟？ 2. CAN_CLK和M_OSC关系？ 3. Tq = baud rate prescalar
2018-05-15 12:08
AD9122的内部时钟HB1_CLK、HB2_CLK、HB3_CLK的频率是多少呢？
2018-12-10 09:16
时钟芯片AD9515的CLK与CLKB这两个引脚接差分时钟时哪个接CLK+，哪个接CLK-,还是两个怎样接都无所谓？ 我看到AD9233的数据手册上是CLKB接的是CLK
2023-12-12 07:23
在ad9361的demo软件配置里面设置adc_clk dac_clk必须是相等或者2倍的关系，请问可以设置成其他倍数关系么？我看到datasheet里面描述应该可以任意分频，难道必须遵守这个原则
2018-08-20 07:25
你好，什么是SPARTAN 6的最大频率MCB_cmd_clk MCB_rd_clkMCB_wr_clk。未在ds162中找到频率范围。问候，托马斯以上来自于谷歌翻译以下为原文Hello, what
2019-05-24 06:22
sclk：串行时钟，应用外部串行时钟 clk：外部信号输入 AD芯片的clk sclk 怎么连接
2019-05-20 05:55
用F280039C SPI 与外部AD芯片ADC161S626进行通信，需要18个CLK完成一次数据转换。 但是SPI可选择的数据格式最大就是16bit的word（16个CLK）。 如果用SPI CLK作为ADC16
2024-11-22 06:45
：使用FIRC_CLK作为系统时钟，接收器可以接收到MCU发送的所有数据，通信正常。配置方式二：使用SPLL_CLK作为系统时钟，通信时存在丢帧问题，接收方无法接收到所有数据。评论：FIRC_CLK 时钟
2023-03-27 06:09
