喜我在Windows XP上安装了xilinx ISE 10.1。我在地图中遇到了一些时间问题，所以我在ISE的tcl窗口中将xil_timing_allow_impossible设置为1。地图经历
2019-03-05 07:48
ISE Timing Anlayzer report 是看post-map 还是 post-place&route我现在有个工程 post-map 有错post-place&route 通过这该以哪个为准
2017-08-24 14:15
fpga_timing技术文档 xilinx官方
2016-08-17 09:02
在quartus的仿真里面有两种选项，functional simulation和timing simulation，请问他们的区别是什么？
2019-07-29 05:52
niScope Configure Horizontal Timing 的说明中，参数number of records，根据我的测试，应该是设置获取信号的通道数。但min record
2018-01-09 15:44
PSOC Creator 无法生成 Project_timing.html 文件。 如何解决这个问题？ [图片 1：成功建设的项目文件］ [图片 2：文件注释生成 IDE 状态］
2024-05-20 06:54
玩转Vivado之Timing Constraints特权同学，版权所有最近在熟悉Xilinx已经推出好几年的Vivado，虽然特权同学之前已经着手玩过这个新开发工具，但只是简单的玩玩，没有深入
2016-01-11 16:55
1：请问左侧的 data output timing 是做什么用的？右侧的是写数字输入的时序吧。2：这款dac可以单纯的用IO模拟时序通信吧3：这个t CSD 要求最大不能超过160ns 很多单片机都达不到吧。单纯的翻转下IO，实际用示波器也要100多ns
2025-01-01 07:52
见 AD5700 DatsSheet Page9，Carrier Detect Off Timing：请问图中红圈标记的RXD波形是如何来的呢？在示波器上也观察到了此现象，这个波形对于UART
2018-12-14 09:22
MIPI CS2 input timing和CX3 mipi interface configuration 的关系是什么？ CX3 mipi interface configuration中的值设置成什么是合理的？
2024-02-29 07:25
