SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。
2024-01-04 09:04
尽管设计和验证很复杂，SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出，它有助于缓解任何成本、风险和上市时间问题。
2023-10-23 14:44
FPGA发展到今天，SerDes（Serializer-Deserializer）基本上是器件的标配了。从PCI发展到PCI-E，从ATA发展到SATA，从并行ADC接口到JESD204，从RIO到
2023-10-16 14:50
SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的时分多路复用（TDM)、点对点（P2P）的串行通信技术。
2023-11-14 09:32
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。
2022-10-31 11:28
我们知道，SERDES对参考时钟有严格的相位噪声性能要求。通常，SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点，以及性能数据，提出对参考时钟的相位噪声的具体要求。
2017-02-10 18:40
在很多无线或者有线的系统应用中，都需要器件的接收端能够和链路的发送端的频率做跟随。通常的实现方案都是通过将SERDES的恢复时钟引到芯片外部，然后通过一个cleanup PLL过滤抖动，然后同时再生出低相位抖动的跟随时钟，然后将此时钟作为SERDES的参考时钟。
2017-11-18 12:08
接收端均衡器的目标和发送均衡器是一致的。对于低速(<5Gbps)SerDes，通常采用连续时间域，线性均衡器实现如尖峰放大器(peaking amplifier), 均衡器对高频分量的增益大于
2023-10-16 16:18
SERDES最明显的优势是具备更少的引脚数量和线缆/通道数量。对于早期的SERDES，这意味着数据可以通过同轴电缆或光纤发送。
2022-07-22 10:39
本方案是以CME最新的低功耗系列FPGA的HR03为平台，实现8/10b的SerDes接口，包括SERDES收发单元，通过完全数字化的方法实现SERDES的CDR（Clock Data
2019-05-24 15:33
