具体的步骤是什么？软件如何实现？开启PSCON lockstep就会触发比较吗？谢谢！
2018-05-22 00:03
我对解耦核心（S32K324）和锁步核心（S32K344）有疑问Lockstep core in S32K344 即使有2个内核也不能同时处理双重任务？ 如果我的应用程序需要性能和较低的安全性，那么 S32k324 是比 S32k344 更好的选择吗？
2023-03-14 08:37
一、ARM双核Lockstep架构文中提出的ARM双核lockstep架构如下图所示，该架构中有两个CPU、两个BRAM、一个checker和一个DDR Memory。为了防止两个CPU同时竞争
2022-05-30 11:11
TC234为Lockstep Core，TC264为Dual Core。Lockstep Core和Dual Core有什么差异？
2024-02-05 08:14
的Cortex-R5F，激起了以前的疑问： 1、在CCS下，多核处理器如何编程？编译器针对多核会怎么编译？ 2、双核R5是怎么个运行机制？上电后同步运行？ 3、DataSheet里有一个名词“Lockstep CPUs”是什么意思？该如何理解？ 谢谢，学生求教，望能多说两句，把您的智慧描述准确。 再次感谢！！！
2018-05-25 03:51
我一直在使用 S32K344 并尝试使两个内核都能在锁步之外工作（默认情况下启用锁步）。我已经通过 DCF 记录完成了。我编写了一个 dcf 记录，检查了 DCMROF19[LOCKSTEP
2023-03-28 08:49
产生ERROR低电平输出，在开启中断使能的情况下也没有产生中断（设计中使能了和初始化了ESM），请问验证Error Forcing 模式的步骤是什么？ 2、当在lockstep模式下对CCMKEYR寄存器写
2018-06-21 09:33
in parellel. Do microchip have fault tolerant computer systems? Do they have feature like "Dual CPUs Running in Lockstep".
2019-07-02 09:45
我目前正在使用 AURIX™ TC234。 我通过配置 BMHD0 的体重指数设法激活了锁定。 我能够使用 JTAG 调试器（UDE）观察到锁步激活寄存器（SCU_LCLCON0：LSEN + LS）设置正确。 然后，我尝试通过将寄存器 SCU_LCLTEST-> LCLT0 设置为 1（使用 JTAG 调试器）来注入故障，但该值直接回到 0。 是否有可能用调试器触发锁步故障？ 当锁步检测到故障时，我预计会出现什么行为？ 会发生 EVAL_6EDL7141_TRAP_1SH 吗？
2024-02-26 06:56
以运行在不同的模式，比如A72可以运行的SMP模式，双核R5F可以运行在Lockstep或Split Mode上，因此，核间通信方案要充分利用硬件提供的机制，实现高效的核间通信，从而充分发挥Soc的整体性
2022-11-03 07:26
