你好在DCM中有一个RESET输入引脚。我已将RESET引脚指定为分配RESET = ~LOCKED // DCM锁定，希望这将使RESET从开始起至少保持三个时钟周期。当我使用这种类型的赋值
2019-06-06 07:23
嗨，当在Planahead 10.1中运行DRC检查时，我收到此错误：位于DCM_ADV_X0Y5的DCM clock_divider_i连接到位于BUFGCTRL_X0Y25的BUFG
2020-06-02 13:49
使用dcm_20Mhz_100Mhz DCM获得100 MHz模块。然后，来自第一DCM的CLKFX_OUT输出用作第二DCM的输入，以导出三个输出时钟clk_int，
2020-05-01 15:08
最初，我设置了一个基于xc700a的项目，并在EVM板上完成了实验。然后我将目标设备更改为xc200a，ISE在执行映射时发生错误，似乎DCM上出现故障。我删除了DCM .xaw和生成的所有文件，并
2019-05-15 09:33
嗨，我们在这里有一个Spartan6设备，想知道我们是否可以在DCM保持复位期间使用DCM的状态输出。在启动时，我们希望将DCM保持在重置状态。顺便说一句，我必须说保持DCM
2019-05-15 08:34
所以这很奇怪而且很间歇。我有一个S6LX45的设计。它使用一个PLL和八个DCM。 8个DCM时钟输入来自馈送BUFIO2的GCLK引脚。 BUFIO2分频器被禁用，DIVCLK输出进入DCM的时钟
2019-07-26 13:04
你好，我使用Spartan 3E。我想要900KHz。所以我使用DCM（核心发生器）产生18MHz，然后除以20.它效果很好，输出= 900KHz。（50MHz- > DCM +分区
2019-05-17 14:06
大家好， 任何人都可以帮我找到“Zynq（7系列FPGA-XC7Z045FFG900）DCM中DCM的最小相位分辨率？如果有人知道，请帮忙！
2020-08-27 16:17
嘿所有，我是DCM新手。我试图给出一个变量。我在测试台上有这个错误。“”实例test_b.uut.dcm.DCM_INST请求的相移= PHASE_SHIFT * PERIOD / 256 = 46
2019-02-27 11:37
我正在使用3 dcm模块一个dcm驾驶另外两个我正在使用核心生成器来生成dcm模块但在生成程序文件时，它显示出一些错误我尝试通过添加缓冲区但不起作用来纠正这个错误以上来自于谷歌翻译以下为原文i am
2019-07-15 15:03
