你好在DCM中有一个RESET输入引脚。我已将RESET引脚指定为分配RESET = ~LOCKED // DCM锁定，希望这将使RESET从开始起至少保持三个时钟周期。当我使用这种类型的赋值
2019-06-06 07:23
使用dcm_20Mhz_100Mhz DCM获得100 MHz模块。然后，来自第一DCM的CLKFX_OUT输出用作第二DCM的输入，以导出三个输出时钟clk_int，
2020-05-01 15:08
嗨，当在Planahead 10.1中运行DRC检查时，我收到此错误：位于DCM_ADV_X0Y5的DCM clock_divider_i连接到位于BUFGCTRL_X0Y25的BUFG
2020-06-02 13:49
(Digital Clock Manager) 数字时钟管理器主要功能1. 分频倍频：DCM可以将[url=]输入[/url]时钟进行multiply或者divide，从而得到新的[url=]输出[/url
2015-09-24 15:04
项目中用到了了rtthread dcm 数据持久化组件，但是在dcm_cache_save时报mkdir:/data failed但是这个错误日志不是本项目的代码，经确认是dcm接口内部打印的日志
2022-01-27 06:43
最初，我设置了一个基于xc700a的项目，并在EVM板上完成了实验。然后我将目标设备更改为xc200a，ISE在执行映射时发生错误，似乎DCM上出现故障。我删除了DCM .xaw和生成的所有文件，并
2019-05-15 09:33
在我的项目中已经使用了virtex-5中的dcm_adv，但是有些东西。我不明白。我可以设置M = FF，D = 00到DRP。根据Fout = Fin×（M + 1）/（D + 1），当Fin
2019-02-22 10:36
我想从DCM创建两个同步时钟，19.2MHz和38.4MHz。必须使用CLKFX生成其中一个时钟（比如说38.4MHz时钟）。由于DCM没有CLKFX / 2输出，我必须使用另一个DCM来产生
2019-05-17 13:03
大家好..我是xilinx的新手。实际上我需要知道如何使用DCM减少时钟偏差，我还需要知道如何使用DCM来增加时钟。谢谢和关心JITHESH A R
2020-06-09 09:09
你好，我使用Spartan 3E。我想要900KHz。所以我使用DCM（核心发生器）产生18MHz，然后除以20.它效果很好，输出= 900KHz。（50MHz- > DCM +分区
2019-05-17 14:06
