• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • DAC3482存在杂散怎么解决?

    当前DTRU产品中使用了DAC3482,故障率达到12%,从FPGA侧IQ数据到达DAC3482,从3482出口处测量到的信号,发现近端存在杂散。具体见下图所示。 另外做了如下实验: 1、将

    2024-12-16 06:23

  • DAC3482内部的FIFO作用是什么?

    我现在正在使用DAC3482芯片,想请教一下其内部的FIFO作用是什么? FIFO读写指针分别由DATACLK和DACCLK(或其分频)来驱动,用于“缓冲”的作用,我有两种理解: 1.只能缓冲读写

    2024-12-23 07:06

  • DAC3482

    DAC3482, Dual-Channel, 16-Bit, 1.25 GSPS Digital-to-Analog Converter (DAC) datasheet (Rev. F)

    2022-11-04 17:22

  • EVM DAC3482无法配置是什么原因导致的?

    最近在使用贵公司EVM DAC3482时之前都好好的 都是使用DAC348x-GUI进行配置参数,但是昨天突然出现无法进行配置情况,板子连上电脑后所用默认参数归零,无法Load Regs 也无

    2025-01-03 06:24

  • 使用DAC3482 fifo同步失败的原因?怎么处理?

    最近在使用DAC3482芯片,使用AD9517提供DACCLK P/N(30M),然后使用3482内部PLL产生480M的DACCLK,相关分频器M=16,N=1,OSTR=30M;另外

    2024-12-23 06:02

  • Altera FPGA与高速ADS4249和DAC3482的LVDS接口设计

    引言: 本文以TI的ADS4249(ADC)和DAC3482DAC)之间的接口为例,介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。本文介绍的实例可方便扩展到具有类似接

    2025-06-19 10:05

  • DAC3482输出正弦波形出现如下失真和抖动情况,怎么解决?

    DAC3482输出正弦波形出现如下失真和抖动情况: 使用pattern检查了输入没有发现某位有错误,并且FIFO没有冲突,请问这会不会是由于DAC的采样时钟的抖动或不稳定造成的呢?

    2025-01-08 08:32

  • dac3482寄存器报警始终提示dataclk没有

    dac3482寄存器报警始终提示dataclk没有,但是我可以确定dataclk已经可以用示波器在管脚上检测到信号!!求助各位大神,给出解决方案和问题原因!!谢谢!!

    2025-01-21 09:40

  • dac3482寄存器报警始终提示dataclk没有,为什么?

    dac3482寄存器报警始终提示dataclk没有,但是我可以确定dataclk已经可以用示波器在管脚上检测到信号!!求助各位大神,给出解决方案和问题原因!!谢谢!!

    2025-01-22 06:15

  • DAC3482双通道、16位、1.25GSPS数模转换器(DAC)数据表

    电子发烧友网站提供《DAC3482双通道、16位、1.25GSPS数模转换器(DAC)数据表.pdf》资料免费下载

    2024-07-22 10:37