TI专家好， 有个问题，6670开发板的时钟拓扑如下， 但是在我的设计中，我把CDCE62005删除了，用GEN2去产生一个83.3MHz给6670的DDR3 controller时钟输入
2018-06-19 04:54
CDCE913-Q1是否同CDCE813-Q1一样具有抖动消除能力？感谢
2024-11-11 09:51
关于CDCE6214-Q1如下问题咨询下 1.CDCE6214-Q1PIN23 HW_SW_CTRL 管脚拉低（EEPROM Page 0）后， 上电是不是就可以直接进入Pin mode 模式
2024-11-12 07:37
CDCE62005作为PLL需要外部输入时钟多少MHz?CDCE62005能否同时为AD提供时钟，能驱动的AD芯片有哪些？要求双通道，谢谢解答！~
2025-01-10 08:37
您好在使用CDCE6214时发现无法正常使用I2C总线写入cdce6214内的EEPROM，以上为我的电路连接图，请问在使用I2C写入时 是否只需要对SCL SDA进行操作,(GPIO1 GPIO4 PDN需要进行什么处理吗)。
2024-11-08 06:26
最近在用CDCE72010这款芯片，晶振频率是491.52MHz,是不是意味着它的输出时钟必须是晶振频率的分频或者倍频呢？按照手册配置芯片的寄存器，计算的结果应该是需要的时钟频率，但是实验测得的却还是491.52MHz的分频倍数，求问这是怎么回事呢？是不是不能配置成其他的时钟频率？求大神指教！
2016-04-16 18:15
您好，系统设计，每个DAC5681使用1片FPGA+cdce62005管理，4路同步输出时，是使用DAC5681的SYNC控制好一些，还是使用CDCE62005的SYNC信号控制DACCLK更好一些。
2024-11-20 07:51
我们使用CDCE62002设计一款产品，经过一段时间的验证，常温应用环境都正常，但是现在在一种情况下出现了问题。我们在低温-40℃情况下给设备加电，将CDCE62002配置成功后，其功能正常，然后
2024-11-08 06:08
关于CDCE6214输出两个频率26Mhz和61.44Mhz功耗最大是多少？有没功耗的曲线图？ 2.CDCE6214和CDCI6214的区别再哪里？功耗谁更低些？
2024-11-12 07:45
你好，CDCE6214-Q1参考时钟一般用什么来提供，这个clock的要求是什么，需要jitter非常小吗？ 给多个器件提供时钟，采用CDCE6214-Q1这种时钟生成器，和采用振荡器加clock buffer这两种方案有什么优劣吗？
2024-11-12 07:28
