您们好：最近做的项目中需要使用到分频比很大的分频器，故计划使用ADF4106作为分频器使用，请问ADF4106可以实现分频器的功能吗，可以的话相噪性能怎么样呢？谢谢！
2018-10-08 10:34
介绍了锁相环路的基本原理，分析了集成锁相环芯片ADF4106的工作特性，给出了集成锁相环芯片ADF4106的一个应用实例，为高频频率合成器的设计提供了很好的思路。 关键词：ADF4106，锁相环，频率合成器，环路滤波
2019-07-04 07:01
EVAL-ADF4106EBZ1，用于PoE无线接入点的ADF4106 PLL时钟发生器评估板，用于ADF4106 PLL频率合成器的LMDS评估板
2019-03-05 09:22
请问一下鉴相器ADF4106在上电后但是未配置数据之前，其I/O口是处于一个什么状态？具体如MUXOUT管脚是什么状态？
2018-08-14 07:57
本文由锁相环频率合成器的基本工作原理入手，介绍基于锁相环芯片ADF4106的工作特性，并结合环路滤波器、压控振荡器和射频通路设计出一种输出频率为2GHz的频率合成器，并经过印制板加工及测试，验证
2018-09-06 14:32
1.我选用-150dBc@1kHz的100MHz晶振，我的ADF4106输出1.7GHz的相噪最好能达到多少（@1kHz）;ADF4106d的Normalized Phase Noise Floor
2018-11-13 09:43
现在准备用贵公司的ADF4106做一个3.5G的频率源，我有个问题请教，如果我用100M的晶振作参考，相噪：-165dbc@1KHz,我的鉴相频率取为2MHz，那么100M进去要预分频50，那么进入鉴相器的2M的相噪大概是多少呢？会恶化还是会优化相噪？能定量计算吗？谢谢！
2018-10-29 09:36
EV-ADF4106SD1Z，用于评估ADF4106 PLL频率合成器的评估板。 SDP-S控制器板允许对频率合成器进行软件编程。它显示了电路板，其中包含频率合成器的足迹，电源，TCXO参考和RF
2019-07-16 09:44
我用msp430和adf4106加一个vco 和环路滤波做了一个锁相环，但频率漂到其他地方了！请大神解决
2016-01-20 15:07
、固定射频分频器块，可用于将高达18GHz的频率分成适合输入到PLL IC（如ADF4156或ADF4106）的较低频率。ADF5001提供一个除以4的功能。ADF50
2020-09-25 17:46
