按照这个配置运行AD9689，观察到SYNC信号反复上下推，一直在申请同步，但一直没有同步。你能回答为什么它没有同步吗？ PS：采样时钟和gt时钟正确。
2024-07-05 07:08
AD9689芯片 DDC抽取滤波器进行多芯片同步时使用什么信号进行复位同步？是sysref信号还是什么？datasheet没有提供说明。
2023-12-07 06:43
请问一下AD9689官方文档中提到的可编程FIR滤波器有什么作用，为什么要在adc内核输出数字信号后加一个FIR然后再进入下级的DDC?文章中只给出了不同的模式以及如何设置，并没有给出详细介绍
2023-12-06 08:22
如题，ad9689的型号是2.6G，按照文档81页的配置方式将AD9689配置完成，读取0x056f检测AD的PLL锁定， 工作的采样率为2.2G，给AD的输入时钟是2.2G，给FPGA
2023-12-06 06:52
AD9689, 在 DDC 解析时的多硫磷同步化 与什么有关?
2023-12-07 07:52
目的：为了实现多片ADC同步，项目采用timestamp mode给采样点打上时间戳，但是出现了奇怪的问题，希望帮忙解答，并且请问如何正确的配置AD9689来实现时间戳模式？ 实验过程： 对两片
2023-12-05 07:30
设计支持高达5 GHz的直接RF采样模拟信号。 ADC输入的3 dB带宽大于9 GHz。 AD9689针对宽输入带宽，高采样率，出色的线性度以及小封装的低功耗进行了优化
2019-07-15 11:12
设计支持高达5 GHz的直接RF采样模拟信号。 ADC输入的3 dB带宽大于9 GHz。 AD9689针对宽输入带宽，高采样率，出色的线性度以及小封装的低功耗进行了优化
2019-07-09 07:54
按照手册82页推荐到顺序进行配置，第18步读取0X56F寄存器的值为80，后面配置完成之后，同步无法完成，回读0X56F发现PLL失锁，每次配置都是这样，请问有人知道这是什么原因吗？
2023-12-04 06:10
设计支持高达5 GHz的直接RF采样模拟信号。 ADC输入的3 dB带宽大于9 GHz。 AD9689针对宽输入带宽，高采样率，出色的线性度以及小封装的低功耗进行了优化
2019-07-12 10:11
