• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • AD9117如何设置才能使其差分输出电压的共模电压在0~1.2V可调?

    现采用AD9117应用于正交调制电路,AD9117的输出直接接芯片级滤波器后传输给正交调制芯片。设置差分输出电流为20mA,输出端负载电阻为50欧姆,则VDIFF=1V。如何设置才能使其差分输出电压的共模电压在0~1.2V可调?我设计的电路如下:

    2023-12-21 07:42

  • AD9117的测试中,I,Q分别的差分输出端口有很小的共模噪声怎么解决?

    AD9117的测试中,发现I,Q分别的差分输出端口,有很小的共模噪声(噪声频率不确定),会造成波形会有非常轻微的抖动,请问是否有人有经验解决。

    2023-12-13 08:01

  • AD9117测试有很小的共模噪声,请问怎么解决?

    AD9117的测试中,发现I,Q分别的差分输出端口,有很小的共模噪声(噪声频率不确定),会造成波形会有非常轻微的抖动,请问是否有人有经验解决。

    2018-08-13 09:29

  • AD9117输出被插入了0V电压是什么原因造成的?

    您好, 在我们的设计中,AD9117输出采用单端模式,如下图所示。 我们的内部寄存器设置如下: 地址数据 002 0xB4 / 2S = 1; IFIRST = 1; 工作= 1; DCI_EN

    2023-12-04 08:18

  • AD9117输出端有脉冲毛刺

    在测试AD9117时,用FPGA给DAC一个正弦波的数字信号,在输出端发现有脉冲毛刺出现,在示波器上有毛刺的余晖。在频谱上会有底噪抖动,我认为是毛刺造成,请问是否知道关于这个毛刺生成的有关原因

    2019-01-17 08:19

  • AD9117测试时,输出端有脉冲毛刺出现的原因?

    在测试AD9117时,用FPGA给DAC一个正弦波的数字信号,在输出端发现有脉冲毛刺出现,在示波器上有毛刺的余晖。在频谱上会有底噪抖动,我认为是毛刺造成,请问是否知道关于这个毛刺生成的有关原因

    2023-12-13 06:19

  • 为什么ad9117输出的直流小0.3V?

    为什么我的9117输出的直流小0.3V,我用的是内部62.5R的电阻,怎么设置寄存04和07输出直流成份都达不到0.5V

    2023-12-01 06:08

  • 针对电源这一块的光藕,小弟发一些热卖型号能大家参考下

    PS9117A-F3-AXRENESAS5000,12+, SOP-5 PS2801-4-F3-ARENESAS15000, 12+, SOP-16PS8101-F3-AX RENESAS5000,11+, SOP-5PS2805C-4-F3-A,RENESAS, 10000, 12+,SOP-16 联系人:

    2013-05-10 10:36

  • 如何实现OSERDES在DDR模式下以125MHz时钟运行?

    你好,我使用Spartan 6 Speed -2​​级设备连接14位数模转换器。我有一个单端50mhz时钟连接到FPGA,我想用OSERDES产生125MHz时钟,并将此时钟转发到与数据对齐的DAC器件,以便在DDR模式下工作,我可以达到250MSPS。我已经使用板载50 MHz时钟通过IBUFG实现了DDR模式的OSERDES,并且工作正常。我想知道我是否希望OSERDES在DDR模式下以125MHz时钟运行如何实现这一点,似乎PLL只支持SDR。我是否在SDR模式下使用OSERDES并以250MHz计时它并且这将达到我的要求或有任何解决方法,例如使用两个OSERDES一个0°相位和其他180°相位并实现我的要求希望听到你的建议谢谢穆斯塔法以上来自于谷歌翻译以下为原文Hi There, I am using Spartan 6 Speed grade -2 to device to interface 14-bit Digital to Analog Convertor. I have a single ended 50mhz clock tied to FPGA and I want to generate 125MHz clock with OSERDES and forward this clock to the DAC device phase aligned with the Data to operate in DDR mode where I can achieve 250MSPS. I have implemented the OSERDES with DDR mode using onboard 50 MHz clock that goes through IBUFG and that works fine. I was wondering if I want the OSERDES to operate in DDR mode with 125MHz clock how do achieve this, seems like PLL only suports SDR. Do I use OSERDES in SDR mode and clock it with 250MHz and and that will achieve my requirement or is there any trick to work around this, such as using two OSERDES one with 0°phase and other with 180°phase and achieve my reuqirements Looking to hear your advise Thanks Mustafa

    2019-07-15 07:49

  • 怎么建立比较器的外部滞回电压?

    比较器具有哪些传输特性?常用的比较器电路中建立滞回电压的方法如何提高噪声抑制能力和系统稳定性?

    2021-04-09 06:27