一、内容继续无霍尔的学习，根据原理及仿真，了解相关原理和实现方法。二、知识点1.基于锁相环的转子位置估计反正切函数的转子位置估算由于是根据估算的扩展反电动势进行计算的，但是由于滑模控制在滑动模态下
2021-08-27 06:54
本帖最后由 gk320830 于 2015-3-7 20:18 编辑 锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟
2008-08-15 13:18
第十七章IP核之PLL实验PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程
2022-01-18 09:23
原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者
2021-11-04 08:57
有没有大神有用Verilog代码写的数字锁相环程序呀，求 。谢谢
2017-07-05 22:54
本帖最后由 gk320830 于 2015-3-7 16:40 编辑 高速数字锁相环的原理及应用
2012-08-17 10:47
采用基于DSP的数字锁相环(DPLL )对高频逆变电源输出频率的实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪 ,确保逆变器开关器件工作在零电压电流软开关( ZV ZCS)状态 ,显著减小
2017-12-11 13:57
新版AD公司锁相环仿真软件
2013-07-20 21:44
[摘要]随着射频集成电路(RFIC)中集成的元件不断增多，噪声耦合源也日益增多，使电源管理变得越来越重要。本文将描述电源噪声可能对RFIC 性能造成的影响。虽然本文的例子是集成
2015-09-24 14:05
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
2009-12-18 10:37
