• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 稳态电路基础

    ;  我们只要拉制基极电位的高低,使发射结正向偏置或反一向偏置,就可以使极管短接或断开,把极管当作“开关”使用。二、双稳态电路在没有外来信号时,

    2008-05-26 13:41

  • 什么是压稳态? 压稳态是怎样导致设计失败的?

    什么是压稳态?为什么会出现压稳态这一现象?压稳态是怎样导致设计失败的?如何降低出现压稳态失败的概率?

    2021-04-30 07:21

  • 求一个‘极管的双稳态电路’接入(标题改了)

    本帖最后由 lwp56 于 2012-6-6 23:30 编辑 求好心的大哥帮帮忙红外接收头的开关控制电路这个IC坏了,需要一个双稳态电路,但手里只有极管,什么555那些都没有。要求输入一次

    2012-06-06 22:32

  • 什么是压稳态?压稳态什么时候会导致设计失败?

    本白皮书介绍FPGA 中的压稳态,为什么会出现这一现象,它是怎样导致设计失败的。介绍怎样计算压稳态MTBF,重点是对结果造成影响的各种器件和设计参数。

    2021-05-06 08:35

  • 极管无稳态多谐振荡器电路

    极管无稳态多谐振荡器电路的工作原理

    2020-01-07 16:55

  • 什么是电路的稳态

    请问什么是电路的稳态

    2019-12-05 17:24

  • FPGA的亚稳态现象是什么?

    说起亚稳态,首先我们先来了解一下什么叫做亚稳态。亚稳态现象:信号在无关信号或者异步时钟域之间传输时导致数字器件失效的一种现象。

    2019-09-11 11:52

  • FPGA中的压稳态及计算压稳态的方法有哪些?

    当信号在不相关或者异步时钟域之间传送时,会出现压稳态,它是导致包括FPGA 在内的数字器件系统失败的一种现象。本白皮书介绍FPGA 中的压稳态,解释为什么会出现这一现象,讨论它是怎样导致设计失败的。

    2019-08-09 08:07

  • FPGA中亚稳态——让你无处可逃

    ,采集时钟周期为10ns,那采集产生亚稳态的概率为:1ns/10ns = 10%同理采用300M时钟对一个外部信号进行采集,那产生亚稳态的概率为:1ns/3.3ns = 30%如果采用相相位差为120

    2012-04-25 15:29

  • 稳态问题解析

    稳态是数字电路设计中最为基础和核心的理论。同步系统设计中的多项技术,如synthesis,CTS,STA等都是为了避免同步系统产生亚稳态。异步系统中,更容易产生亚稳态,因此需要对异步系统进行特殊的设计处理。学习So

    2013-11-01 17:45