• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • zynq 7020 PS和zynq PL是如何通话的?

    嗨,我必须找出zynq 7020 PS和zynq PL如何通话,特别是我必须找到将在ARM中处理的SDK C代码。你能用一个明确的C代码告诉我,它解释了数据如何从PS转移到PL,这是ARM用来做这个的基本程序吗?谢谢

    2020-05-08 09:37

  • AD9681是否可被zynq-7020的pl端驱动?

    您好: 我想咨询AD9681是否可以被zynq-7020的PL端驱动(zynq7020的性能是否足够)。我们需要做卫星的探测载荷,由于卫星能源控制严格,我们需要低功耗、多通道(至少8个)、高采样率

    2023-12-04 08:18

  • ZYNQ 7020支持的最大并行NAND闪存是什么

    亲爱的大家,任何人都可以让我知道ZYNQ 7020支持的最大并行NAND闪存。我的客户正在设计他的7020定制板,并有兴趣知道所支持的并行NAND闪存的最大密度。问候钱德拉以上来自于谷歌翻译以下

    2019-02-27 14:22

  • 采用zynq-7020(400针)的HiSpi接口

    你好,我正在使用zynq-ZC7020(400针),并连接具有HiSpi输出的图像传感器,其i / o电压为0.3(最小值)0.4(典型值)0.9(最大值)。我检查过UG471和UG585,可以请告诉我在PL中应该使用哪个I / O标准。谢谢

    2020-03-11 07:41

  • zynq 7020如何实现LVDS输出?

    嗨,我正在尝试在zynq 7020中实现LVDS输出。在IO bank 35中,我试图使用PIN作为LVDS,但始终存在错误,因为从同一个bank中有另一个引脚用于默认配置,3.3VCC的VCCO

    2020-05-12 08:15

  • Zynq 7020 FPGA做一个RTL引脚规划

    你好,我目前正在为我的Zynq 7020 FPGA做一个RTL引脚规划。我有一个非常基本的问题。我在PL EMI上的PS和AXI EMC v3.0 ip核心上只有很少的接口。在合成之前,我可以为此IP核进行引脚规划吗?另请告诉我针脚规划的整个步骤。

    2020-04-10 10:21

  • 为Xilinx Zynq ADAS 7020 SoC优化的汽车电源设计包含BOM,原理图和设计考虑

    描述TIDA-00390 设计是一种经过优化的电源解决方案,适用于 Xilinx® Zynq® 7020 FPGA/SoC(属于 Zynq® 7000 产品系列)。它面向客户选择使用 FPGA 代替

    2018-08-09 07:58

  • 为什么vivado 2013.2无法为zynq 7020主板创建嵌入式源代码?

    嗨,大家好,我只是想知道为什么vivado 2013.2无法为zynq 7020主板创建嵌入式源代码?我们必须继续推进PlanAhead ......但是这个版本可以支持Kintex-7。

    2019-11-08 11:19

  • 分享!基于Zynq-7010/7020的多路千兆网口实现方案

    (Processing System,PS)和可编程逻辑资源(Programmable Logic,PL)),提供了基于Zynq-7010/7020的多路千兆网口实现方案。1 硬件平台TLZ7x-EasyEVM-S

    2021-10-22 09:43

  • 请问我们可以使用生成的代码在Zynq 7020 FPGA上实现设计吗?

    我使用SIMULINK中的系统生成器设计了我的PID控制器浮点。我们可以使用生成的代码在Zynq 7020 FPGA上实现设计吗?或者我们需要在处理单元(ARM Cortex)上实现它?换句话说,我可以在FPGA上实现浮点而不是PS(处理器)吗?谢谢。丹尼尔·穆罕

    2019-09-03 10:14