大家好，我正在尝试使用synopsys设计编译器为Spartan 6 FPGA合成我的VHDL设计。这里http://www.xilinx.com/cn/itp/data/alliance/xsi
2018-11-22 11:41
/lib/win64.o。 XSim引擎错误：无法初始化sharedlibrary的XSI接口，C：\ Users \ Deepa / AppData / Local / Xilinx / Sysgen
2020-05-21 07:01
Linux常用的头文件有哪些？
2021-04-28 06:41
添加了Vivado库路径C：/Xilinx/Vivado/2015.4/lib/win64.o。 XSim引擎错误：无法初始化sharedlibrary的XSI接口，C：\ Users \ hal346
2020-04-13 09:28
如何对基于RK3399上的看门狗进行初始化呢？
2022-03-07 09:05
关于超宽带无线通信技术的知识点你想知道的都在这
2021-05-31 06:38
集成在virtex-iipro器件中的Powerpc405，是一个32位risc硬核，它支持coreconnect总线的标准外设集合。使用coreconnect总线，可以方便地控制多个外设。在edk集成开发环境下，对于多个外设，每个外设都有对应的任务。powerpc405默认的嵌入式内核是standalone，在其上开发的多个任务是宏观串行执行的，只有利用参数传递或全局参变量来建立各任务间的关系。在很多情况下，系统需要多个任务系统宏观并行执行，使用standalone显然是不合适的。而通过把嵌入的standalone内核改变为edk自带的xilkernel内核，适当地改变软件平台设置的内容，就可以实现多个任务的并行执行。xilkernel也支持多任务间通讯和中断。根据各种通讯方式，也可以建立各个任务之间的联系；通过中断，处理器可以及时响应外设产生的事件。
2019-07-22 06:57
集成在virtex-iipro器件中的Powerpc405，是一个32位risc硬核，它支持coreconnect总线的标准外设集合。使用coreconnect总线，可以方便地控制多个外设。在edk集成开发环境下，对于多个外设，每个外设都有对应的任务。powerpc405默认的嵌入式内核是standalone，在其上开发的多个任务是宏观串行执行的，只有利用参数传递或全局参变量来建立各任务间的关系。在很多情况下，系统需要多个任务系统宏观并行执行，使用standalone显然是不合适的。而通过把嵌入的standalone内核改变为edk自带的xilkernel内核，适当地改变软件平台设置的内容，就可以实现多个任务的并行执行。xilkernel也支持多任务间通讯和中断。根据各种通讯方式，也可以建立各个任务之间的联系；通过中断，处理器可以及时响应外设产生的事件。
2019-07-24 07:29
coreconnect总线结构是由哪些部分构成的？xilkernel模块结构是由哪些部分构成的？基于xilkernel的嵌入式应用程序设计方法
2021-04-25 09:23
RTSP流媒体传输协议包括哪些？如何去使用嵌入式Linux开发工具和linux常用基本命令呢？
2021-11-12 06:52
