为何在Top Solder布不了线，直接跳到Top Layer
2019-05-28 05:35
错误：符号名称“\ textclkena3”必须是宏功能，宏功能，原始或状态机“pll”的端口错误：无法详细说明用户层次结构“top_local：top_local | top
2018-10-31 17:20
印外框放在放在all layer、Slikscreen Top还是Top？各有什么利弊吗，出Gerber时分别怎么对待呢？
2014-12-09 14:59
最近来时叫我设计个输出48v，4A左右的开关电源，但不知道用什么开关芯片，在这里想请各位前辈推荐一款，谢谢！！！
2014-10-08 21:29
嗨，我正在使用“-detail”选项进行MAP，并在MAP结束时获得“按层次结构使用”报告。在本报告中，顶层模块“ref_design_v5lxt250_x1”的LUT数量为24953！|模块|分区
2018-10-09 15:29
我们对 SNVS 电源模式使用以下软件方法。SNVS->LPCR |= SNVS_LPCR_TOP_MASK；但我们的定制电路板的电流约为 250-300 uA。 在执行上述SNVS降低电流的方法之前，我们是否需要遵循任何顺序？我们需要处理任何引脚吗？
2023-03-16 08:58
我的理解是，在top solder这个层画的地方，就没有盖油，有线路的就会露出线，是吗？那问题来了，我画了个小板子，在板子中间，在top solder层画了条直线，没有线路，只是为了去掉绿油。那为什么收到板子的时候，厂家把那条线搞成V割？就是类似拼版那样，用手可以
2017-05-05 08:46
IIC_SDA=1;delay_us(1); IIC_SCL=1;delay_us(1); while(READ_SDA) {ucErrTime++;if(ucErrTime>250)//为什么要大于
2019-03-18 06:35
我根据 芯片的 datasheet提供的封装尺寸，用 AD 13 画了芯片的封装，但是 芯片的引脚的 top-solder 层相互重叠，如果PCB打样后，该芯片的引脚会相互短路吗，该芯片的封装图如下
2015-05-20 08:35
可以直接改为top吗？现在是buttom
2019-09-06 05:35
