前言： openharmony的学习也有个一年半载了，但标准系统的openharmony刚刚开始学习，非常感谢九联科技能够给这次试用的机会，目前就Unionpi Tiger开发套件的几点疑问列一下
2022-10-06 15:27
喜我正在使用tiger sharc DSP和FPGA（virtex-6）之间的linkport接口。我正在使用xilinx13.4。对于linkport设计我面临一些问题。我找到了链接设计的应用笔
2019-02-20 10:41
;}// dipchar(x0,y0,F57,1,time_type,time); }*/uchar BCD_hex(uchar x) {uchar tiger; tiger=(x>>4
2014-01-08 15:42
1280X1024@60Hz时，没有视频流输出，但也没有。我对比media-ctl -p的输出，和参考文章有一些不一样，我们的如下：root@canon-tiger:~# media-ctl -pMedia
2023-04-14 08:11
我想通过数组索引取出一行元素，但是没成功啊。看以前别人做的，数组索引有行列之分，为啥我的就是元素呢？
2013-04-21 11:19
喜我通过Xilinx Platform 14.1生成了EDK的questasim libof。它有一些问题。但这些lib secureip，unisim都可以。我在UNIX工作。错误信息：排除已取代的EDK子库axi_iic_v1_01_a。库edk：axi_iic_v1_01_b将被编译，因为没有预编译的信息.ERROR：Compxlib：293 - 无法更新模拟器'questasim'的设置文件。库edk：axi_iic_v1_01_b将不会被编译.compxlib [edk：axi_iic_v1_01_b]：1个错误，0个警告，30.03％完成信息：Compxlib - 请参阅'BEGIN_COMPILATION_MESSAGES（questasim :: axi_iic_v1_01_b）'之间的消息和日志文件compxlib.log中的'END_COMPILATION_MESSAGES（questasim :: axi_iic_v1_01_b）'有关编译错误的详细信息。谢谢，
2020-05-11 08:10
请告诉我i7 3540M，i7 4790的MTBF。以上来自于谷歌翻译以下为原文Please tell me the MTBF of i7 3540M, i7 4790.
2018-10-31 11:50
哪位大神有T22 Altera FPGA开发板的配套资料啊给一份 谢谢
2015-05-16 21:49
为我家的Tiger订购了宠物食品，然后和妻子、孩子在硅谷的Dish Dash简单地吃了晚餐。在我妻子开车回家的路上，我和孩子们玩了一局DreamLeague足球游戏 ——以上所有这些，都需要通过连接
2019-07-29 07:32
各位好，现在有需求，要找一只价格在5元（人民币）以下的无线收发芯片。发射功率要高于+5dbm，接收灵敏度要高于-90dbm，工作频段在480M-600M之间的都行，不知道一直做高端市场的TI有没有这一类的东西？如有恳请提供资料链接
2018-06-21 10:37
