1.cadence的 opinion栏中active class and subclass各项详解是怎么样的2.在Cadenceallegro 16.6 软件操作速成实战 100讲有没有讲
2019-09-25 03:15
我在subclass里新建了一层，但是又不想每画一个板子手动添加一次层，有没有办法比如说在环境变量里添加subclass或者其他方法让以后新建的pcb里自动就带有我添加的那一层？
2014-10-20 16:09
用单片AD9690采集数据给FPGA，不要求确定延迟，因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下，对于AD9690的SYSREF±的输入管脚怎么处理？以及AD9690工作在subclass 0 模式下还有没有其他要注意的地方？
2018-08-13 08:22
已经有FPGA底板和AD9164评估板套件，如何设置ACE和DGP实现AD9164的subclass1模式，直接设置ACE和DGP为subclass1模式并没有生成sysref±信号，请问该如何设置参数，实现该模式的通信
2023-12-08 07:14
已经有FPGA底板和AD9164评估板套件，如何设置ACE和DGP实现AD9164的subclass1模式，直接设置ACE和DGP为subclass1模式并没有生成sysref±信号，请问该如何设置参数，实现该模式的通信
2018-08-01 10:03
哪位大神能针对PCB editor中的class与subclass，做一个中文对照翻译及讲解，在什么情况下用何种class，谢谢
2018-08-23 23:31
大家好，近来接触JESD204B接口协议，采用SUBCLASS1方案，在系统设计上遇到诸多问题。首先SYSREF和DEVICE CLK 一般有不同的电气特性，一个可能是TTL的，另一个是CML
2025-01-10 07:25
ALLEGRO快速换层技巧-----博励pcb培训整理打开env文件在EVN文件里增加如下命令funckey 1 'pop bbdrill;pop swap;subclass top'funckey
2019-02-15 03:24
Assembly层，主要用于确定器件的尺寸。 Add-〉Line，Options中选择Active Class 和 Subclass为Package Geometry/Assembly_Top，然后可以鼠标
2020-12-07 14:11
求教，需要做一个stm32 host HID功能，根据官网的HID鼠标和键盘例子修改而来，目前可以正常枚举鼠标，并可接收鼠标的数据。 Subclass和protocol都为0x00，表示无引导，而
2024-04-23 06:12
