• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 谁帮我详细分析一下这个DMAC寄存器地址吗?

    here. Per HLI's lead, I went and looked at the Sensei blog, and way back in '09 , he did a project using

    2019-07-05 09:01

  • 无法同步时钟

    我想对准两个时钟运行在100kHz和1MHz。1。我宣布设计一只宽1MHz的公鸡2。然后在顶部设计中拖动和丢弃两个时钟组件。三。配置一个时钟源从“现有”1MHz设计宽时钟,而另一个我使用了一个新的分频器,但相同的设计宽时钟运行在1MHz。由“现有的”设计宽时钟配置的时钟根本不起作用。请帮助

    2019-09-20 09:02

  • 使用数据路径的优点是什么

    the datapath on the PSoC Sensei blog at the moment, and I was wondering: In Verilog, there are functions

    2019-02-18 08:42

  • FIFOout组件是否可用?

    used the PSoC Sensei FIFOin component, but cannot find a FIFOout version.Can anyone point me

    2018-12-05 14:25

  • 如何实现36X相位PWM输出高达100kHZZ的控制?

    您好,我目前的项目,我需要36X相位PWM输出高达100kHZZ,相移,死区时间控制。使用PSoCK5,使用任何现有组件,是否可以实现该项目。?

    2019-10-29 09:30

  • 如何选择一个门控时钟输出为我的组件?

    嗨,PSOC4的一个局限性是,它不可能使用时钟信号来实现时钟以外的任何其他目的。我需要一个门控时钟输出为我的组件。我知道通常的方法是使用一个比需要快两倍的时钟,但我怀疑是否可以用另一种方式。我试图在Verilog中实现一个“任何边缘T-FF”,它在编译设计时被“接受”,但是它引发了一个关于组合循环的通知。我还没有测试,如果这真的有效,我首先想弄清楚哪一个是更好的方法。如果我必须使用两倍更快的时钟,它是如何在组件中实现的?目前,我有一个状态机对每一个时钟脉冲作出反应,但如果上述适用,我的组件必须只对每第二个时钟脉冲作出反应。问候,Ralf 以上来自于百度翻译 以下为原文 Hi, one of the PSoC4 limitations is that it's not possible to use a clock signal for any other purpose than clocking a component. I need a gated clock output for my component. I know that the usual way would be to use a clock two times faster than needed, but I wonder if it's possible by another way. I tried to implement a "any-edge T-FF" in Verilog, which is "accepted" when compiling the design, but it throws a notice about a combinational loop. I haven't tested yet if this really works, I first want to figure out which is the better way. If I have to use a two times faster clock, how is it implemented in the component? Currently I've a state machine which reacts on every clock pulse, but if the above applies, my component must only react on every 2nd clock pulse. Regards, Ralf

    2019-07-19 11:10

  • 如何理解时钟?

    我做了一个非常简单的测试夹具,其中系统时钟设置为48 MHz,没有分频器。我只是在拨弄一根别针。int(){/*将您的初始化/启动代码放在这里(例如MyStRestSistar())*//*CyGloalActuable;*//*不注释此行以启用全局中断。* /();{sCKLyWrrar(0x01);SCLKScript编写(0x00);/*将您的应用程序代码放在这里。*/}但我没有看到引脚切换几乎在我预期的速度给定系统时钟速度。输出频率为350kHz,因此从48 MHz到48 MHz / 350kHz=137。我很难相信每个指令有这么多循环。相反,我认为在我的项目中有些东西配置得不太正确。它会是什么?另外,为什么在SysCLK下有一个问号?普洛克洛斯87.1 K

    2019-09-30 12:36

  • 16位ADC数据缓冲使用DMA示例怎么使用更大的阵列

    所有的,我用cy8ckit-001 psoc-5演示板,都能够得到16位ADC实例“diff”模式下工作,然后把数据通过USBUART例子。我用原来的开关程序启动转换,然后我打开一个LED显示DMA完成,然后使用另一个开关数据的转储了USBUART部分.....但是…当我试图建立我的数组大于2000,做一个ADC采样,借了数组的重置一束0。例如,如果我想让我的阵列20000个样本中,只有前2000个是实际的数据,而其余的都是0年代(从收购获得)应该是0——65535的UInt16值,应该没问题。该代码恰好与原柏树例子相同。我刚刚把NOx的样本变成了更大的数字。定义2000个样本的NOxUIT16 16 ADCl样本[NOIOFO样本]={ 0 };2000工作好的阵列,随着采样率高达100000sps。用SIG Gen和Excel验证。我不明白为什么改变数组是行不通的。甚至改变这3000样不工作。为什么/哪里是阵列/ DMA传输的限制?有什么想法吗?????基思 以上来自于百度翻译 以下为原文All, I am using the CY8CKIT-001 PSoC-5 demo board and have been able to get the 16-bit ADC example to work in "diff" mode, and then send the data out using the USBUART example. I use the original switch routine to start the conversion, then I turn on an LED showing the the DMA is done, then use another switch to dump the data out the USBUART portion.....BUT.... when I try to setup my array to bigger than 2,000 and do an ADC sample, I end up with a bunch of 0's in the reset of the array. Example, if I wanted to make my array 20,000 samples, only about the first 2000 samples are actual data, while the rest are all 0's. (it varies from acquire to acquire) the uint16 should be 0 -- 65535 values so that should be ok.The code is exactly as the original Cypress example. I have just changed the NO_OF_SAMPLES to a larger number. #define NO_OF_SAMPLES 2000 uint16 ADC_sample[NO_OF_SAMPLES]={0}; The array of 2,000 works fine, along with a sample rate of upto 100,000Sps. Verified with sig-gen and Excel. I don't understand why changing the array won't work. Even changing it to 3,000 samples doesn't work. Why / Where is the array/DMA transfer limitation? Any ideas???? Keith

    2019-03-11 16:17

  • PSoC3/5是否具有必要的资源来处理来自数字麦克风的PDM信号?

    我想知道PSoC3/5是否具有必要的资源来处理来自数字麦克风的PDM信号?我不熟悉这个目前,但我正在寻找消除的编解码器的设计,目前正在处理数字MIC,并通过I2S传递到PSoC。谢谢。 以上来自于百度翻译 以下为原文 I would like to know if the PSoC3/5 have the necessary resources to process the PDM signal from a digital microphone? I am not familiar with this currently, but I am looking to the eliminate codec in a design which currently processes the digital mic and passes the data to the PSoC via I2S. Thanks.

    2019-02-14 09:35

  • 数据路径配置工具在哪里?

    数据路径配置工具(组件作者指南页46)在哪里?最好的问候让·路易 以上来自于百度翻译 以下为原文Where is the Datapath Configuration Tool (Component Author Guide page 46) ? Best regards Jean-Louis

    2019-01-28 13:06