.DC耦合情况：终端电压应为900 mv或更高。UG476的第170页 - rx终端由RX_CM_SEL [1：0]＆amp; RX_CM_TRIM [3：0]。GT Wiz生成RX_CM_TRIM
2020-07-29 06:47
我有一个命令发送到我的n5242a，SENS：路径：CONF：SEL“ONT_PATH”但它显示错误“无效的配置路径”，我找不到编程指南的这个命令集部件号：E8356-90028。我想知道这个
2018-10-30 17:22
ADS1292的CLK_SEL引脚在数据表标示上是输入引脚， 我的理解是用来让控制器选择内部时钟或外部时钟; 但为何在ads1292ECG_EF上，CLK_SEL引脚是输出连接 至MSP430？如下圖 谢谢！
2025-02-08 06:49
我使用V7-GTH用于所有三种速度的SATA（1.5G，3G，6G）问题-1：如何知道RX_CM_SEL的正确值？我有AC耦合Rx。 UG称交流耦合高于800mv（可能值800mv - 1100mv
2020-07-29 09:07
新手学单片机，不知道P1SEL 寄存器有何功能？只是区别外围模块的功能管脚与一般I/O口吗?是不是说置1之后就不能当一般I/O口用了？求大神解惑{:1:}
2014-05-01 10:53
OKA40I的核心板原理图，开发板资料里未提供，有个事想问清楚，T3的K7，JTAG-SEL引脚是悬空的、接地的，还是另外有什么接法的，本人需要用这个芯片的JTAG调试。能告诉我电阻标号吗？我已改了Boot0，已确认JTAG引脚配置在PB14-PB17, 但是JTAG scan 找不到任何core
2022-01-04 07:50
STM32SysInfoGet(u8 sel)获取图片地址对图片有什么要求？比如分辨率，大小等，我今天找了一个图片发现不能显示！
2019-11-05 03:34
我想在 STWINKT1B 评估板上的 CN2 连接器（STMod+ 接口）上提供 SPI2_CLK 信号。根据原理图，看起来可以通过 STG3692 数字开关上的 3-4SEL 引脚激活
2022-12-15 08:56
module test_default(input sel, input def, input a, input b, output l0, output l1);wire l0, l1;wire
2017-11-30 15:17
最近在使用AD9910时时钟输入是信号源直接输入模式，但是XTAL_SEL直接通过过孔连接到了1.8V，这样输入时钟会有什么问题？还能不能使用内部PLL？
2018-10-11 09:58
