使用CS+编译时，优化等级调为0，会报内存超出，将优化等级调高为1或2则编译通过，这是怎么回事？
2021-05-07 19:22
__DOFF=1 __BITRIGHT=1 __INTRINSIC_LIB=1 __FPU=1 __RX200=1 __RENESAS__=1 __RENESAS_VERSION__=0x02060000
2018-07-23 07:47
我使用两个PSoC 5LP有两个不同的草图。第一PSOC模拟一些SPI数据传输，第二个应该接收所有数据。RX缓冲区应该由DMA清除。SPIS-RX-IN被设置为“当FIFO不为空时中断”。问题是
2018-09-03 16:13
具有16个RX和16个TX邮箱。 在过去，这个设置工作正常，但由于我将所有消息的周期时间从200ms更改为20ms，似乎我通过CAN总线“丢失”消息。 使用调试器调查SFR向我展示了两件事： 1）如果
2019-03-25 10:13
你好，我使用UART给用户信息通过RX缓冲区，然后基于相同的RX中断做出决定。因此，当我给第一个TIMM字符I/P时，分支到ISR，但是当我尝试给另一个用户输入由RXbuffer接收时（当我在ISR
2019-06-06 07:38
我在使用 SCI RX FIFO 中断（SCIFFRX.bit.RXFFIENA = 1 和 SCICTL2.bit.RXBKINTENA =1），用的是 4 级 FIFO。它目前工作正常，但即便我
2020-06-14 10:43
在PSOC5设计中使用全双工UART。当RX缓冲区大小为4时，我不理解中断是如何工作的。从数据表：当（Rx／Tx）缓冲区大小设置为大于4的值时，UART组件使用内部中断将数据从硬件FIFO移动到软件
2018-12-06 14:47
RX8025T是什么？RX8025T产品有哪些特点？RX8025T的操作模式有哪几种？RX8025T的应用范围在哪？
2021-07-09 07:19
我在FPGA中例化了两个RX receiver，有时候其中一个接收器的输入端悬空（也就是该接收器没有跟发送器有数据链路链接），这样该接收器送出的rx_ctrldetect不会是10（假设设计中约定
2014-11-18 15:12
你好，我正在测试PSoC3中的UART RX中断。我设置UART配置作为攻击文件。在此之后，我不将WHYARARTARG1RXXBASTIOTIN启用不更改为（1U
2019-07-29 07:35
