板子是de2-115，由于soc的简单性，物理通道打算采用rs232串口，仿真器是questa，把dut下载到板子上跑，实现初步的硬件加速。采用uvm方法学，在driver和monitor中实现激励
2020-07-27 15:02
刚安装在Linux上的Mentor Graphics上的Questa sim（Prime），但是当我们运行vsim时出现LM_LICENSE_FILE未设置的错误。无法找到有关如何初始化环境的脚本或
2018-11-27 14:26
你好，我正在使用Questa进行模拟，我已经使用ISE14.1编译了Xilinx库。虽然我已经通过FIFO的参数将FASLE值传递给First_Word_Fall_T但是我收到以下错误消息。任何想法
2020-03-09 07:36
各位平时工作主要用到哪些仿真工具
2021-06-23 06:08
/2015.4/questasim64_10.4c -simulator questa -simulator_exec_path C：/questasim64_10.4c/win64我为一个Artix7
2020-07-31 11:27
，questa la situazione del mio lavoro：Ho un carrello a due ruote motrici：ciascuna di queste mossa da un
2018-11-27 16:00
contati void ICACHE_RAM_ATTR flusso() {// Funzione di interrupt impulsi++; // quando questa
2023-06-07 07:17
你好，我已经在micrlaze中建立了用于SPI ip核心的EDK平台。我正在使用Spartan6 FPGA以及如何使用Isim模拟edk中的SPI ip core以及如何验证spi ipcore。谢谢＆amp;问候Madhu B
2020-04-03 09:54
喜我通过Xilinx Platform 14.1生成了EDK的questasim libof。它有一些问题。但这些lib secureip，unisim都可以。我在UNIX工作。错误信息：排除已取代的EDK子库axi_iic_v1_01_a。库edk：axi_iic_v1_01_b将被编译，因为没有预编译的信息.ERROR：Compxlib：293 - 无法更新模拟器'questasim'的设置文件。库edk：axi_iic_v1_01_b将不会被编译.compxlib [edk：axi_iic_v1_01_b]：1个错误，0个警告，30.03％完成信息：Compxlib - 请参阅'BEGIN_COMPILATION_MESSAGES（questasim :: axi_iic_v1_01_b）'之间的消息和日志文件compxlib.log中的'END_COMPILATION_MESSAGES（questasim :: axi_iic_v1_01_b）'有关编译错误的详细信息。谢谢，
2020-05-11 08:10
嗨，大家好，我一直在使用Vivado设计套件一段时间了。只是想知道 ：1.如果我可以通过链接Vivado使用Questasim 10.0b来验证设计？2.我可以使用系统verilog编写testbech来模拟和验证verilog设计吗？有人可以帮我这个。 [或指出任何有关此事的文件]提前致谢。谢谢＆amp;问候，专一以上来自于谷歌翻译以下为原文Hi Guys, I have been using Vivado design suite for some time now. Just wanted to know :1. If I could verify the design using Questasim 10.0b by linking the Vivado ? 2. Can I use system verilog for writing testbech to simulate and verify the verilog design ? Can somebody PLEASE help me with this.[or point me to any document regarding this] THANKS in advance. Thanks & Regards,Ananya
2019-04-02 14:11
