，PCIe4 支持 Gen3，PCIe1、2 和 3 也都映射到 PLL1。 根据 19.4.2 SerDesxPLLnCR0 部分，DLYDIV_SEL 必须设置为 01 以启用 FRATE_SEL/16
2023-04-18 08:25
什么是PLL? PLL有什么作用？
2021-06-18 07:03
板子外部晶振是25M的，想让MCP跑到720M，问题如下： 1. 请问裸机程序CCS debug时如何启动PLL？ 2. temp = RD_MEM_32(CONTROL_STATUS) >
2018-06-21 00:31
我在使用starterware驱动的时候，没有找到pll的初始化或者配置函数 请问，有关于他们的函数吗？
2018-06-21 13:25
您好，我想把pll_clk时钟输出看下，配置了：0x340x10（ Page 0 / Register 52，DMDIN output = CLKOUT output） 0x19 0x01
2024-10-09 09:34
嗨，另一个NOOB问题：我似乎不能让PLL工作。我将不再使用数据表示例代码，除非我切换到PrabMA命令。代码：我用的是LED（RA0）和时钟输出引脚来测量。时钟在7.37兆赫。有什么想法
2019-05-21 06:01
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
在正常配置pll后，pll被使能，之后需要将系统时钟调整为hirc，这时如何关闭pll？
2023-06-27 08:43
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。
2019-07-08 08:02
在输入时钟为1G的情况下，设置了00，01，02，0b,0c,0d寄存器后，能实现DRG扫频，现在需要改成输入时钟换小点，10M或者其他的。 看手册只需对SFR3（02）进行设置，外部时钟我设为
2023-11-27 08:04
