本系列是开源书C++ Best Practises[1]的中文版，全书从工具、代码风格、安全性、可维护性、可移植性、多线程、性能、正确性等角度全面介绍了现代C++项目的最佳实践。本文是该系列的第六篇。
2022-10-13 08:59
如果需要设置高度的器件在顶层请先开启Place_Bound_top层，如果需要设置高度的器件在底层请先开启Place_Bound_bottom层，然后找到图片中的命令，点击需要限制高度的器件，在Optional选项卡里面就会出现一个器件高度设置框。在里面填入即可。
2019-02-04 11:40
NOR的特点是芯片内执行（XIP， eXecute In Place），这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。
2018-09-18 10:59
在Place Design之后再去看Hold Time，如果此时Hold Time的违例比较小（比如-0.05ns），还是不需要理会的
2023-01-11 09:05
在做完Place或者fp的place之后，我们可以看下模块的分布图。根据模块的分布图，我们能知道自己的Design里面最多的模块是哪些，每个模块分别有多大，每个模块的分布如何，如果模块拉的非常细长
2023-01-06 14:42
为了更容易看到工具做的useful skew的效果，这里故意在下面的path上设置了很大（2.5ns）的path margin，这里是在Place阶段启用的CCD。
2022-09-30 15:57
如何创建总线 1)菜单place-bus或者右侧快捷按钮 2)原理图内鼠标左键选择总线起点 3)移动鼠标画线 4)如需要转向，鼠标左键单击页面可转向，默认90度转角。
2018-04-14 11:24
Allegro输出文件的详细内容 一、坐标文件 Tool——Report——place component Report ——report——保存.xls 二、位号图 Geometry: Top
2018-04-14 07:07
先打开PCB图档，最好先检查一遍PCB图档是否有问题，确认没问题后放孔径标记列表；工具栏 ：Place→String（快捷方式：P+S）（图1），出现字符串“string”按Tab键出现对话框后选择“.Legend”“DrillDrawing”再按OK（图2）
2018-05-07 17:31
后端布局布线（Place and Route，PR）是集成电路设计中的一个重要环节，它主要涉及如何在硅片上合理地安排电路元器件的位置，并通过布线将这些元器件连接起来，以确保芯片能够正确地工作。这个过程是芯片设计的最后阶段之一，它将前端的逻辑设计转化为物理实现。
2025-08-15 17:33
