PCIe 5.0的接口设计有多难？如何使用成熟的IP来克服这个问题？32 GT/s PCIe 5.0具有哪些主要功能？
2021-06-17 11:37
本帖最后由 一只耳朵怪 于 2018-6-19 15:19 编辑 1.我在文档里看到GEN1 PCIE最高可配置2.5Gbps，GEN2 PCIE最高可配置为5.0Gbps，请问这里说的最高
2018-06-19 04:36
最近在调pcie 2.0，用的是Xilinx k7 325t的片子，之前用4x、2.5g的时候工作正常，现在将速度提升至5.0g，但是一直识别不到设备。用chipscope抓信号，现象如下：1
2015-01-29 14:24
PCI Express （PCIe）是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵。因此，采用点对点连接的星型结构的PCIe时钟分配方案就变得
2019-08-30 06:54
PCI Express （PCIe）是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而，在嵌入式环境中，背板连接器引脚通常很昂贵。因此，采用点对点连接的星型结构的PCIe时钟分配方案就变得
2019-09-26 07:56
如何提高PCIe数据速率？
2021-05-20 06:17
我是一名PCIe新手，想了解以下问题： 1、如何测试PCIe？ 2、如何读写PCIe（两块开发板通过PCIe线互连，分别配置为RC和EP）？ 3.如何支持NTB？
2023-06-12 06:05
小弟学习K1_STK(从官网下的最新的例程keystone软件开发包)里面的PCIE(例程)，这个是例程里面RC端和EP端用的是MSI中断。PCIE
2018-06-21 03:49
的16GT/s数据速率，再到PCIe 5.0的32GT/x。PCI-SIG组织实现了在速率翻倍的同时，仍能保持使用普通的FR4 板材 和廉价接插件，主要源自两个方面的改进，一是使用128b/130b编码来
2020-11-25 06:19
使用vivado 14.4生成axi_pcie3_0，尝试编译13.2.005中的源代码错误消息是：[nak @hhgw16：〜/ work / odin_top / odin / sim
2020-07-25 11:26
