(input clk,input rstn,input ps2_clk,input ps2_data,output reg[3:0]led);wire [7:0]data_out;ps2_neg u1
2015-04-02 11:18
clk,input rstn,input ps2_clk,input ps2_data,output reg[3:0]led);wire [7:0]data_out;ps2_neg u1(.clk
2015-04-02 19:42
= (HAL_Obj *)handle;PWM_Obj *pwm;_iq period;_iq pwmData_neg;_iq pwmData_sat;_iq pwmData_sat_dc;_iq value
2020-07-24 10:11
个BUFIO2单元。我必须生成dqs_pos_clk和amp; dqs_neg_clk用于驱动IDDR2单元的C0 / C1引脚。 DQ引脚也通过IODELAY2单元，然后通过D引脚上的32IDDR2
2019-05-30 14:07
如图，这个3.3V的使能电路VS_MAX_POS = 2.12VVS_MIN_NEG = 1.95V是怎么算出来的？
2019-01-21 16:00
我们的电池接线盒没有主 pos 继电器、预充电继电器、预充电 R 继电器。当我们关闭 Main_Neg 继电器并且 vsense 3 上的 photomos 已经打开时，我们测量了电压电池输出 + 和电池 - 具有 164V 电压。如何避免我们的电池接线盒漏电。
2023-03-21 07:16
请问各路大神，这两句话该怎么理解啊？这是特权上面的一个按键 消抖的程序。wire key_neg = ~keyr[2] & keyr[3];//有按键被按下wire key_pos = keyr[2] & ~keyr[3];//有按键被释放
2016-11-27 11:36
求教图中的这两句话该怎么理解啊，搞了好久也没懂wire key_neg = ~keyr[2] & keyr[3];//有按键被按下wire key_pos = keyr[2] & ~keyr[3];//有按键被释放
2016-11-27 11:40
我想知道Vivado IO约束（XDC）的规则是否同样适用于由FPGA驱动的LVDS信号的pos（_P）和neg（_N）？我是否为此LVDS输出的_P和_N指定IO位置约束？另外，我认为LVDS输出
2020-05-11 07:13
LWU_NEG、LWU_POS 设置为“0”以通过寄存器禁用 LWU 功能是否可以？ 还是有其他设置可以只禁用 LWU 寄存器？
2024-03-04 06:28
