• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 基于FPGA实现Mem加法器

    前段时间和几个人闲谈,看看在FPGA里面实现一个Mem加法器怎么玩儿

    2023-10-17 10:22

  • 内存管理模块mem_malloc介绍及测试验证实验

    本次给大家分享一位大佬写的应用于单片机内存管理模块mem_malloc,这个mem_malloc的使用不会产生内存碎片,可以高效利用单片机ram空间。

    2022-05-23 11:57

  • 如何使用top/ps_mem命令查看进程内存占用

    在对系统,应用程序速度减慢或行为异常进行故障排除时,首先要检查的问题之一是系统内存使用率。

    2022-12-09 16:40

  • 华大九天新一代存储器电路特征化提取工具Liberal Mem的核心功能

    在科技迅猛发展的当下,数据已然成为驱动各行业进步的核心要素。从日常生活中的智能手机、电脑,到工业生产里的自动化设备,再到前沿的人工智能与大数据处理系统,海量数据的存储与高效管理需求与日俱增。存储器,作为数据存储的关键载体,其重要性不言而喻。不同类型的存储器,凭借各自独特的性能、特点与成本优势,在多样化的应用场景中扮演着不可或缺的角色。

    2025-09-09 17:31

  • AXI接口设计的三个要点

    AXI2MEM转换接口需要将来自PCIE的AXI信号(时钟为250MHz或者500MHz)转换成100MHz时钟的MEM接口。MEM接口用于SOC总线主端口,用于读写芯片内部模块或者配置寄存器。

    2019-05-12 09:19

  • 使用经过验证的CXL IDE构建安全芯片

    CXL 2.0规范为 CXL.io 和CXL.cache/CXL.mem协议引入了IDE原理图。CXL.io 途径使用 PCIe 规范定义的 IDE,而 CXL.cache/CXL.mem 相关更新在 CXL 2.0 规范中引入。在本博客中,我们将概述安全设置的外

    2023-05-25 16:41

  • LWIP内存管理知识汇总

    一 LWIP内存管理LWIP的内存管理使用了2种方式:内存池memp和内存堆mem、。

    2018-03-06 10:01

  • SpinalHDL的仿真中可以使用的后门读写操作

    UVM里面有前门访问,后门访问的概念。前门访问无非通过总线来实现寄存器/Mem的访问。而当在一些仿真中为了减少通过总线进行配置下发所需的时间,那么后门访问就非常便捷了,它使得无需通过总线即可修改寄存器/Mem的值。今天,就来看看在SpinalHDL的仿真中我们可以

    2022-09-02 09:29

  • DMA控制器硬件结构与DMA通道使用的地址

    由于DMA需要连续的内存,因而在引导时分配内存或者为缓冲区保留物理 RAM 的顶部。在引导时给内核传递一个"mem="参数可以保留 RAM 的顶部。例如,如果系统有 32MB 内存,参数"mem=31M"阻止内核使用最顶部的一兆字节。稍后,模块可以使用下面的代码来

    2018-08-08 16:33

  • OSAL内存分配管理机制解读

    动态分配内存函数osal_mem_alloc(size)先检查size大小,如果是小块内存将从ff1开始查找;否则,从BIGBLK_IDX处开始查找。

    2020-05-31 09:50