大家好现在我在spartan6上做一个实验。当输入的iostandard是lvcmos25或lvcmos33时，生成的位文件都是一样的。当输入的iostandard是lvcmos18时，生成的位文件
2019-07-25 12:33
大家好， LVCMOS33和LVCMOS25可以位于Spartan-6系列FPGA的同一个存储区吗？对于Virtex-6和7系列FPGA，同样的问题是什么？谢谢。最好的祝福。以上来自于谷歌翻译以下
2019-05-29 10:34
亲爱的先生，7系列HR bank支持某些I / O标准的未校准输入终端，可以减少对外部电阻的需求。I / O Standrds LVCMOS18和LVCMOS33是否支持未校准的输入端接？
2020-08-24 09:28
LVCMOS33标准的情况下，V5输出是否正常，为200 Mbps？是否有表格或某些应用说明讨论降低最大输出率与各种IO标准的比例？他们甚至需要降额？我过去总是只使用适当的逻辑系列来处理特定的数据速率，所以这是一个奇怪的新问题。此外，斯巴达6完全相同的问题。谢谢！
2020-06-03 10:20
连接到oData的所有引脚都属于同一个IOBank（编号2）。 ucf文件位于此消息的末尾。我不知道什么是错的。net“rsTx”loc = C6 | iostandard = LVCMOS33
2018-10-19 14:41
接口NET "ext_clk_25m" LOC = P23;NET "ext_clk_25m" IOSTANDARD = LVCMOS33;NET "
2015-09-07 15:57
的约束文件是：##开关set_property PACKAGE_PIN U9 [get_ports {swin [0]}]set_property IOSTANDARD LVCMOS33
2019-10-22 06:10
set_property PACKAGE_PIN J17 [get_ports fpga_rstn] set_property IOSTANDARD LVCMOS33 [get_ports
2023-08-11 08:26
= AE21; ## NET AG1_TX_N LOC = AF21; ## NET AG1_FO_CLKLOC = AC22 | IOSTANDARD = LVCMOS33; NET
2020-04-01 08:16
Signal50Mset_property -dict { PACKAGE_PIN U18 IOSTANDARD LVCMOS33 } [get_ports { clk }]; #U18create_clock -add -name
2025-03-07 12:20
