请问一下，LMK04806上电后，通过Microwire接口写入寄存器的过程是怎样的?是否有相关详细的资料参考，谢谢。
2024-11-12 06:57
我在使用LMK5B12204对来自PREF的25MHz的时钟进行相位同步，并从CH3输出同步后的的25MHz时钟，PREF从另一块LMK5B12204上产生。并由SN65MLVD203B进行
2024-11-11 06:12
有谁用过时钟芯片LMK040010B时钟芯片 有些问题想请教求助
2014-10-17 11:09
); lmk04828_SPI_WriteReg (0x0004D0); data = lmk04828_SPI_readReg(0x0004D0); lmk04828_SPI_WriteReg (0x00055
2024-11-11 06:14
我在使用LMK5B12204时，每次同步成功后，同步信号的相位都是随机的，LMK5B12204是否有寄存器可控制，使每次同步后的时钟信号和参考时钟的相位是固定的，并在参考切换后输出时钟的相位能平滑的，无跳变的切换到从参考信号上？
2024-11-11 08:30
请问LMK04828SNKDTEPEP 这个和LMK04828BISQ这个 是不是就是温度的区别，使用都是一样的，看资料里面没有太明显差异，简单说是否可以在原来使用LMK04828BISQ的板子上直接焊接
2024-11-12 07:24
大侠好，阿Q来也，今天是第二次和各位见面，请各位大侠多多关照。今天给各位大侠带来一篇项目开发经验分享“基于JESD204B的LMK04821芯片项目开发”第二篇，这是本人实打实的项目开发经验，希望
2023-04-20 16:59
使用LMK04808B芯片对不同block的输出进行delay控制，经过sync事件后的输出先后顺序没有发生变化，这是为什么？器件除外dual pll internal模式下，启用了全通道的adelay ，全通道的时钟输出除了先后顺序，均满足我的设置。请教下为什么会出现这种问题。
2024-11-13 07:38
LMK04826为JESD204B提供时钟差分对，LMK04826 PLL2的输入时钟可以是正弦波吗？我看到手册上对输入时钟有一个slew rate 0.5V/ns的要求，这是否暗示需要方波作为输入clk才可以呢？
2024-11-08 15:28
我在使用LMK5B12204的时候，发现在禁用DPLL，APLL1和APLL2独立运行（都使用XO输入时钟）时，APLL2无论如何也锁定不了的情况，这也导致了APLL2最后输出的时钟与我想要的时钟存在频偏，且抖动很大，APLL1是正常的，且能从status中看到BAW和APLL1的lock
2024-11-08 14:37
