我用的是libero9.1，集成的仿真软件只有modelsim，现在我想用modelsim仿真，有以下几点问题。1.从libero中进入modelsim需要自己建立工程吗？我试过在libero中把
2014-03-20 14:32
写在前面；很久很久之前买了ZLG的EasyFPGA板子，是Actel的ProASIC A3P060的芯片。问题起因；本人为愚钝的菜鸟，而且英文一窍不通。又不想用Libero IDE版本，于是就
2016-01-18 14:57
Actel公司软件使用的是Libero，我正在调试一个程序，有谁知道怎么使用调试工具，就是和Quartus II 里面的Signaltap 软件一样的东西
2017-07-04 14:19
Actel的Libero这一集成开发环境。我在网上没有找到Libero的破解版，但是可以在官网上申请一年的license，本来想偷个懒让周立功公司的技术人员帮我申请，可是一个月了没有收到任何回复，于是我决定
2015-08-17 19:47
我装的是libero IDE9.2，许可文件也申请了。进去后发现器件不全，少很多，怎么回事？求高手解决
2014-07-15 14:29
如何在Libero的开发环境下封装通用的自定义的IP核？请各位大侠指点！
2019-11-13 23:09
大概是前天出现的，本人在使用Libero Soc11.8版本写代码的时候，突然电脑鼠标和触摸板就无法使用了，键盘可以用，调出任务管理器鼠标又正常了，进入桌面就没反应。重新注销后，又能用了，再去
2017-07-08 14:15
PCB板子已经发给厂家了，改不回来了，真是怪自己还没优化好程序，就急急忙忙的把板子发出去了。 复位信号必须接到Libero soc支持的芯片的全局引脚，我接到了个普通IO，在开发环境中分配引脚
2018-01-07 22:31
最近在用Libero给ProASIC3E系列的FPGA烧写程序，报EXIT 11的错误无法烧写，不知道如何修改，请教一下大家，谢谢啦。
2019-06-19 14:03
ACTEL通常I/O管脚->全局布线代码：CLKINT clk_buf(.A(clk),.Y(clk_1));APA600 256 的代码不是这个 LIBERO9.2版本必须全局布线之后才能将I/O管脚接时钟，目前硬件已接好，请各位大神帮忙，哪里能找到也行
2021-05-26 22:30
