• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 防水等级大揭秘:IPX7、IPX8、IP67、IP68、IP69,到底有啥不一样

    您是不是还在为各种电子产品上眼花缭乱的防水标识感到困惑?别担心!精诚工科今天就带您一次性彻底搞懂IPX7、IPX8、IP67、IP68、IP69这些常见的防水等级,让您

    2025-03-03 11:19 精诚工科气密性 企业号

  • MediaTek ASIC服务推出硅验证的7nm制程112G远程SerDes IP

    MediaTek今日宣布,其ASIC服务将扩展至112G远程(LR)SerDes IP芯片。MediaTek的112G 远程 SerDes采用经过硅验证的7nm FinFET制程工艺,使数据中心能够快速有效地处理大量特定类型的数据,从而提升计算速度。

    2019-11-12 14:22

  • 什么是IP协议

    IP协议(Internet Protocol),又称之为网际协议,IP协议处于IP层工作,它是整个TCP/IP协议栈的核心协议之一,上层协议都要依赖

    2023-02-14 10:14

  • 动态ip地址和静态ip有什么区别

    动态IP和静态IP的区别在于:动态IP需要在连接网络时自动获取IP地址以供用户正常上网,而静态IP是ISP在装机时分配给

    2017-12-27 11:14

  • Vivado环境下如何在IP Integrator中正确使用HLS IP

    介绍如何设计HLS IP,并且在IP Integrator中使用它来作一个设计——这里生成两个HLS blocks的IP,并且在一个FFT(Xilinx IP)的设计中

    2017-02-07 17:59

  • 使用VIvado封装自定IP并使用IP创建工程

    在FPGA实际的开发中,官方提供的IP并不是适用于所有的情况,需要根据实际修改,或者是在自己设计的IP时,需要再次调用时,我们可以将之前的设计封装成自定义IP,然后在之后的设计中继续使用此

    2022-04-21 08:58

  • 新思科技PCIe 7.0验证IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解决方案,加速HPC和AI等万亿参数领域的芯片设计》中,新思科技宣布推出综合全面的PCIe Express Gen 7(PCIe 7.0)验证IP(VIP)解决方案

    2024-07-24 10:11

  • 在设计中使用 IP 的方法

    Vivado Design Suite 可提供围绕 IP 的设计流程,支持您将来自各种设计的 IP 模块添加到自己的设计中。此环境的核心是可扩展的 IP 目录,其中包含 AMD 赛灵思提供的即插即用

    2022-10-26 09:23

  • 如何在IP的kernel module里设置并使用IP interrupt

    有时我们需要为官方 IP 或者自己创建的 IP 生成 kernel module,然后在 linux kernel space 里使用 kernel module 来控制这个 IP。如果要使用

    2022-08-02 11:35

  • DDR3 SDRAM的IP核调取流程

    学完SDRAM控制器后,可以感受到SDRAM的控制器的书写是十分麻烦的,因此在xilinx一些FPGA芯片内已经集成了相应的IP核来控制这些SDRAM,所以熟悉此类IP核的调取和使用是非常必要的。下面我们以A7的DD

    2019-11-10 10:28