你好我需要将LVDS输出驱动器连接到ZYNQ 7030的HP Bank。LVDS输出驱动器的电源电压为VCCO_LVDSout_DRIVER = 2.5V，HP bank为VCCO_HP
2020-08-12 09:34
嗨！是否有可能不为7系列FPGA上的HP / HR库供电？ GTX怎么样？
2020-03-18 07:46
你好，我有一个来自SY58040的差分CML时钟信号，我需要将它连接到Kintex-7 HP bank。由于HP银行已连接到DDR3内存，因此该银行的VCCO为1.5V。是否可以使用（外部）交流耦合
2020-07-21 15:40
任何人都可以提供以下帮助：我们仍在使用HP 8673D信号发生器，并且使用HP 11726-1000A盒式磁带和HP 85D控制器已经多年来校准/调整它们。几个月前我们的HP
2019-07-26 07:30
嗨，我有两个关于“VC7203表征套件”的问题，包括“XC7VX485T-3 FFG1761E FPGA”1.我看到该套件具有：200 MHz 2.5V LVDS振荡器，连接到E18 / E19
2019-09-19 12:45
`1、在开发zynq工程时遇到多个axi_hp总线读写ddr时，总线锁死。现象就是axi_hp的wready信号一直为低。架构图： 2、应用write1、wrtie2、read1同时并行读写ddr3
2020-04-15 21:57
嗨，我正在研究Kinte-7数据表，我在下面找到了有关HR / HP银行输入延迟的事实。这些数字摘自ds182_Kintex_7_datasheet.pdf我想知道为什么人力资源银行延迟低于惠普银行
2020-08-26 14:43
嗨，在virtex 7 FPGA中，可以将LVDS_25输出直接连接到Vcco 1.8V的HP bank。由于内部差分端接不能像Virtex 7直流和交流特性数据表中所述那样使用，有没有办法解决这个问题或者需要提供任
2020-03-17 08:02
嗨，我正在使用XC7VX330T-2FFG1761I开发一个新程序。该设备包含650个HP IO和50个HR IO。当我尝试连接PCI本地总线时，HR IO编号是不够的。有什么好主意可以解决这个问题吗？TKS提前。
2020-07-23 10:32
设备：HP 8720D网络分析仪有82357BGPIB转USB线 和HP10833A GPIB线缆 如何把里面的例子写到Labview里，是以字符串一模一样的形式发送给设备？还是有别的形式。之前有写过GPIB的，但是跟HP
2020-09-14 10:24
