我使用kintex-7 xc7k325tffg900-2配置显示器GTX rx（不带8b / 10解码），下面配置：线速为2.7 Gbps，参考时钟为135m，无编码，外部和内部数据宽度为20位
2020-07-28 10:40
喜我为pcie gen1 ops配置了V6 gtx phy，并且运行良好。然而，我设置phy的方式是它使用板载100M osc。作为refclk，它使用这个100M clk进入fpga PLL来获得
2019-04-01 13:22
使用GTX核输出一个序列，仿真结果和我想要的结果一致。 如图所示输出结果为一个不到1M的方波。不到1M是防止示波器速率不够。 我的板子有4个GTX，两个在PCIE上，两
2023-10-12 15:16
大家好，我使用IP CORE向导生成了两个GTX收发器。GTX0的线速为3.0 Gbps，参考时钟为375.0 MHz。GTX1的线速为1.5 Gbps，参考时钟为375.0 Mhz，尽管我也试过
2020-06-19 09:03
/How-to-generate-PIPE-interface-PCIE-PHY-with-GTX/m-p/568394/highlight/true#M8256在我选择start_from_scratch协议选择而
2020-05-04 09:05
您好，我正在使用Plan Ahead 14.7和Virtex6 xc6vlx240tff1759-2目标FPGA。我的设备中有一个PCIe内核，它使用了FPGA中可用的24个GTX通道。我有5个通信
2020-06-17 07:46
本文简单的介绍了GTX一些知识，不过从以上内容就可以大概知道GTX的底层是如何实现的，和上层的实现结构，其中的每一个部分都包含了很多的内容。
2021-05-24 06:20
cannot use its GTX for a Line Rate of more than 6.6 Gbps!!!Could anyone say what the problem is?I'm using ISE14.2 running on Win-7.
2019-03-06 09:49
生成了一个TX唯一的Aurora 8b10b内核（GTP），为Virtex7生成了一个仅限RX的Aurora 8b10b内核（GTX）。我的参考时钟是125MHz，而我的DRP / INIT时钟都是
2020-07-31 11:27
为什么JESD204内核不使用GTX通道绑定功能来对齐通道？我试图从AD接收数据，AD使用JESD204B协议传输数据。我的计划是使用GTX核心并自己编写JESD部分。我的项目需要两个车道，我在初始
2020-08-18 10:03
