• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 在哪里可以找到带有FLI30366引出线的数据表?

    尝试修复戴尔 2709Wb 的电源问题。微型是一体式 FLI30366,具有 416 个引脚,采用 PBGA 格式。我只能找到摘要数据表,而不是引出线。在哪里可以找到带有该芯片引出线的数据表?

    2022-12-06 06:55

  • i.MX RT1052的FLex通过FLI_ SPI(4-wire) 接口访问FPGA时,如何取消中间的闲置部分?

    我使用i.MX RT1052的FLex。 当通过 FLI_ SPI(4-wire) 接口访问 FPGA时, ARM 发送的写数据显示在下图中。 我如何取消中间的闲置部分( 没有时钟) ? 或者如何将

    2023-11-13 06:04

  • 科研领域如何选择合适的科学级相机

    。最后,用户在确定相机满足自身操作要求后,还需要考虑价格、购买渠道、后期维护及操作帮助等其他附加因素。北京萨尔笛科技发展有限公司代理国际一线科学级相机品牌,包括pixeLINK相机、FLI相机等等。我们还有优秀的销售顾问可以针对您的项目为您推荐合适的相机。详情请登录我们的网。联系电话:***。

    2014-03-26 15:25

  • 有一份verdi的极简教程请查收

    如何去使用Verilog?Verilog使用教程涵盖了哪些基本语法?

    2021-06-18 07:25

  • 如何获得Spartan 3E500生成4相时钟的信号?

    嗨,我正在尝试使用Spartan 3E500生成一个4相数字时钟(每个占空比为25%)。 DCM提供完美的相移,但无法调整占空比。无论如何我可以获得如下的时钟信号?(只要时钟与时钟之间没有重叠,就会很好)。谢谢!

    2019-09-11 07:16