由于项目已经做完，写论文需DLF-6电荷电压滤波积分放大器的工作原理的介绍资料，所以恳请有资源的贵人帮忙发给我，多谢！！！
2016-01-02 02:18
本文主要研究了一种基于FPGA、自顶向下、模块化、用于提取位同步时钟的全数字锁相环设计方法。
2021-05-06 08:00
在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步时钟。位同步的目的是使每个码元得到最佳的解调和判决。位同步可以分为外同步法和自同步法两大类。一般而言，自同步法应用较多。外同步法需要另外专门传输位同步信息。自同步法则是从信号码元中提取其包含的位同步信息。自同步法又可以分为两种，即开环同步法和闭环同步法。开环法采用对输入码元做某种变换的方法提取位同步信息。闭环法则用比较本地时钟和输入信号的方法，将本地时钟锁定在输入信号上。闭环法更为准确，但是也更为复杂。那么，我们该怎么利用FPGA设计提取位同步时钟DPLL？
2019-08-05 06:43
