嗨，我想知道使用DIFF_SSTL18_I I / O标准的外部参考电阻的必要性。在UG190，V5用户指南，第226页中，有一些I / O标准规定，DCI功能不需要外部参考电阻，其中
2020-06-02 11:11
在AC701板上，我惊讶地看到DDR sysclk输入（IO标准= DIFF_SSTL15，VCCO = 1.5V）由LVDS振荡器驱动而没有交流耦合。在UG471（7系列selectIO）第90页
2020-07-17 13:45
DIFF_SSTL135输出可以交流耦合吗？如果是这样，终止是否可以在信号的RX侧？我正试图从1.35V的电源组驱动差分时钟。Virtex-7,550T，1158封装
2020-07-24 16:25
你好，我尝试测试由MIG3.3生成的MCB。在SP605板上。在我发现的例子中，差分信号在UCF中声明如下：NET “dram_dqs” IOSTANDARD = DIFF_SSTL
2019-08-20 11:00
我想使用哪种双向模型进行模拟？我尝试了几种组合。这些组合都不适合我。当我尝试使用两个SSTL18_OT25_LR_33模型（相同的驱动器和接收器）时，结果波形带有偏移。我也试过组合
2019-07-31 08:18
= DIFF_SSTL18_II_T_DCI; NET“ddr2_dqs_n ”IOSTANDARD = DIFF_SSTL18_II_T_DCI;我的问题是ddr2_dgs_p / n IO被定义为DIFF_SSTL18
2020-06-11 11:52
和DIFF_SSTL15_DCI标准？DIFF_SSTL15_DCI内部终端似乎符合“CML AC-Coupled”的SY58040终端建议（图2c，SY58040用户指南第10页）。我期待着你的回答。问候，尼尔斯sy58040u_original.pdf 429
2020-07-21 15:40
%;管脚约束NET "clk_in_p"LOC="AA3" |IOSTANDARD=DIFF_SSTL15;NET "clk_in_n"LOC
2019-01-15 16:20
XC7Z020与PS接口的MIO连接以太网PHY，通过RGMII接口，级别必须使用HSTL_I_18？HSTL_I_18电平只能连接到88E1116R等，以支持SSTL芯片。如果LVCMOS
2020-08-04 10:33
了所有这些组的DCI电阻，我们不能使用DCICASCADE，因为其他银行使用了不同的VCCIO。但DQ和DQS信号使用DCI IO标准SSTL15_T_DCI和DIFF_SSTL15_T_DCI。我认为
2020-06-15 16:36
