嗨，我想知道使用DIFF_SSTL18_I I / O标准的外部参考电阻的必要性。在UG190，V5用户指南，第226页中，有一些I / O标准规定，DCI功能不需要外部参考电阻，其中
2020-06-02 11:11
DIFF_SSTL135输出可以交流耦合吗？如果是这样，终止是否可以在信号的RX侧？我正试图从1.35V的电源组驱动差分时钟。Virtex-7,550T，1158封装
2020-07-24 16:25
在AC701板上，我惊讶地看到DDR sysclk输入（IO标准= DIFF_SSTL15，VCCO = 1.5V）由LVDS振荡器驱动而没有交流耦合。在UG471（7系列selectIO）第90页
2020-07-17 13:45
我想使用哪种双向模型进行模拟？我尝试了几种组合。这些组合都不适合我。当我尝试使用两个SSTL18_OT25_LR_33模型（相同的驱动器和接收器）时，结果波形带有偏移。我也试过组合
2019-07-31 08:18
具备SSTL_18输入与输出的25 位可配置寄存缓冲器的特性及应用25 位 1:1 或14 位 1:2 可配置寄存缓冲器适用于 1.7 V 至 1.9 V 的 VCC 工作环境。就 1:1 引脚配置
2009-10-28 14:41
。随着VDD范围的不同，参数有所不同。 SSTL（Stub Series TerminatedLogic）有三种：SSTL_18，SSTL_2，SSTL_3。
2017-11-10 14:49
This 14-bit registered buffer is designed for 2.3-V to 3.6-V VCC operation and SSTL_2 data input
2010-08-19 15:27
BAN35 VCCO = + 3.3V。 VIVADO I / O标准没有LVDS_33，如何使用DIFF？
2020-04-14 06:59
This 20-bit universal bus driver is designed for 3-V to 3.6-V VCC operation and SSTL_3 or LVTTL I/O
2010-08-19 15:23
This 20-bit buffer is designed for 3-V to 3.6-V VCC operation and SSTL_3 input levels. Data flow
2010-08-19 15:25
