• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 基于FPGA的可配置判决反馈均衡器该怎么设计?

    在移动通信和高速无线数据通信中,多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避免的产生码间干扰,成为影响通信质量的主要因素,而信道的均衡技术可以消除码间干扰和噪声,并减少误码率。其中判决反馈均衡器(DFE)是一种非常有效且应用广泛得对付多径干扰得措施。

    2019-08-28 06:07

  • 请问SPI通信电平转换?

    /48efa9480010d26785dbe70cd2354385.pdfhttp://download.bbs.icxbk.com/201703/71d94cf1b31978f3577661dfe8978445.pdf

    2020-08-07 06:09

  • V-by-One协议,如何设置Equailizer?

    V-by-One设置RXCDR_CFG?对于V-by-One协议,如何设置Equailizer?我应该使用什么模式? LPM还是DFE?问候,泰迪熊。

    2020-08-07 09:03

  • 基于Bertscope的芯片系统接收端容限测试和调试

    的损耗,接收端会采用DFE/FFE等方法来进行均衡,一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错,当然接收端还需要CDR来从串行信号里面进行时钟恢复得到同步时钟来对信号进行采样。图1:高速串行链路的基本架构

    2019-07-18 06:33

  • 为MK80F25615 CPU启用基本的克隆保护,但不能回读是怎么回事?

    (由 SDK 创建)中的这一行控制着这些处理器的闪存配置: } Flash_Config = {0xFFFFFFFF, 0xFFFFFFFF, 0xFFFFFFFF, 0xFFFF3DFE}; 但是,我

    2023-05-30 07:34

  • 66AK2L06 SoC能够实现测试与测量设备的最小化吗?

    用于采样率转换和数字滤波的软件可编程数字前端 (DFE),以及用于与TI的高速数据转换器 (ADC/DAC) 无缝连接的JESD204B接口。此外,这个SoC使用集成式快速傅里叶变换协处理器 (FFTC

    2018-09-03 15:02

  • RTT的堆初始化是否会导致ZI data数据变大呢?

    有一个疑问,RTT 在堆初始化之后,编译后的ZI data是否会包括这个堆的空间,像imx rt系列BSP中有些一编译就有30M的ZI DATA,像这是正常的?

    2023-01-16 16:31

  • 使用ISE 14.5实现ip-core时提供的GTX收发器示例中的问题如何解决

    编码,RXUSRCLK = RXOUTCLK(来自接收数据的恢复时钟),带手动对齐的特殊字符K28.5(RXSLIDE),DFE均衡器。我在SFP1 / transceiver1上建立了一个光纤通道环路

    2020-07-15 09:10

  • 高速信号编码8B/10B

    CTLE和FFE(包括DFE)均衡进行解决,原理无非就是衰减低频幅度或者抬高高频幅度,从而达到在接收端高低频均衡的效果。同时我们在前文还埋了个伏笔:

    2019-07-19 07:45

  • DXP2004 总线编译时老提示错误

    电路原理图绘制完成,进行编译时来提示总线错误,但是更改了好几次,还是提示总线错误。不知道是哪里错误了。如图:

    2016-10-31 15:32