• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • QUARTUS中的lut使用方法

    cycloneii_lcell_comb(.dataa(),.datab(),.datac(),.datad(),.cin( ),.combout(),.cout());defparam

    2017-07-14 15:43

  • 【求资料或回答】quartus的LUT的使用方法

    (),.datac(),.datad(),.cin( ),.combout(),.cout());defparam .lut_mask = ;defparam < lcell_name >

    2016-06-17 11:23

  • modesim 仿真出现 error

    modsim 仿真出现Unresolved defparam reference to 'altsyncram_component' in altsyncram_component,已经编译了altera常用的几个库

    2018-09-01 12:04

  • modelsim仿真出现error(vsim 10000)

    在用modelsim进行仿真时,遇到问题:error(vsim-10000):unresolved defparam reference to "altpll_component" in ......,Altera_mf库已编译,哪位大神知道如何解决?谢谢!

    2015-03-06 09:39

  • 有段代码求高手看看怎么理解这个代码

    cyclone_io rom_data_in_7_(.padio(rom_data[7]),.combout(rom_data_c[7]),oe(GND));defparam rom_data_in_7_.operation_mode="input"求高手帮忙看看啊。

    2016-09-20 09:19

  • VIVADO implementation 时闪退,求解!!急

    波特率9600的16倍wire RxDone;wire [7:0]RevData;wire [7:0]countnum1;defparam U0.divdFACTOR=5208

    2017-03-04 11:25

  • 想要仿真下Quartus中的Shift Register(RAM-based),但是modelsim仿...

    /shift1.v(69): Unresolved defparam reference to 'intended_device_family

    2014-05-05 20:10

  • 请问我应该使用其他时钟引脚来平滑屏幕吗?

    我目前正在使用针对我的gclk的针脚M6使用ibufg,而我的普通B8时钟工作正常,当我使用bufgmux将时钟切换到M6针脚时,屏幕变为空白。我应该使用其他时钟引脚来平滑屏幕吗?任何想法或评论都会受到极大的赞赏。谢谢。以上来自于谷歌翻译以下为原文I am currently using the pin M6 for my gclk using ibufg and while my normal B8 clocks works just fine, when I switch the clock to the M6 pin using an bufgmux the screen goes blank.Is there any other clock pins that I should use to smooth out the screen? Any thoughts or comments would be greatly appereciated.Thank you.

    2019-07-09 07:19

  • Verilog寄存器初始化没有复位引脚

    零以外的值。我认为我可以通过直接实例化触发器并使用defparam为其INIT参数赋值来完成此操作。我宁愿以某种方式保持代码的通用性和可移植性,因此除非绝对必要,否则不要实例化Xilinx原语。因此

    2019-05-16 10:41

  • Verilog 参数传递问题

    共三个模块:[code]1.top模块:module connect( CLK, RSTn, Output_Led, Mode_Key);input CLK;input RSTn;input[2:0] Mode_Key;output[2:0] Output_Led;wire CLK_Led;led_w_dir U1( .CLK(CLK), .RSTn(RSTn), .Mode_Key(Mode_Key), .Output_Led(Output_Led), .CLK_Led(CLK_Led));div_frequency U2( .CLK(CLK), .RSTn(RSTn), .Output_CLK(CLK_Led));endmodule2.分频模块module div_frequency( CLK, RSTn, Output_CLK);////////parameter Width_Div =1;parameter Factor_Div =1;input CLK;input RSTn;output Output_CLK;reg[Width_Div:0] Count;reg Output_CLK;////////always@(posedge CLK or negedge RSTn) if(!RSTn)beginCount

    2014-10-08 22:55