• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • LTC4013通电不充电

    设置直流源给电池充电,DCIN输入28V,充电电流设置为1A,电池电压为27.2V,通电时不能充电,STAT0状态灯点亮但没电流,测的TG电压与SW的差不多。其他参数已在图中标出,求大佬指点

    2024-08-07 09:50

  • 请问AD9780要求转换速率为400MSPS时dual-port mode和single-port mode是可选择的吗?

    请问在要求该器件的转换速率为400MSPS时,它的输入主时钟(CLKP、CLKN)、输出时钟(DCOP、DCON)、输入同步时钟(DCIP、DCIN)以及输入数据率(lvds)分别

    2018-11-20 09:21

  • 各位有用过或了解过SX3700这款芯片吗?最高700VDC转12VDC

    `交流380V和直流不高于700V都可以工作。 直流应用电路,DCin输入不高于700V疑惑的是,从最高700V降压到12V,688V的压降,能实现吗?最近需要144V的直流转18V直流,网上查相关

    2015-11-19 22:18

  • Spartan 6 OSERDES2模块最大速率不对该怎么办?

    大家好。背景:FPGA:Spartan 6XC6SLX25-3FGG484,我想用OSERDES2模块实现4到1的数据串行化,由于设计要求,并行时钟为250MHz,而且这些时钟为500MHz,所以OSERDES2只能工作在DDR模式,因为BUFPLL不支持DDR ,所以用BUFIO2取输入时钟(外部500MHz)产生500MHz(0相),500MHz(180相)和250MHz(FPGA逻辑时钟),使用两个OSERDES2模块来实现我的项目功能。问题:当外部时钟为500MHz时,在行为模拟中,4到1模块输出正确,但在放置和路径模拟中,4到1模块输出错误,输出始终为0,那么我取时钟频率下降到300MHz,输出正确。根据DS162,最大Fclk_div可以是270MHz,因此串行时钟可以是540MHz。但我的串口时钟是500MHz,输出错误。我的项目编译是正确的,没有警告,可以模拟。有谁知道这个问题或有类似的案例经验?感谢您的建议。

    2019-07-31 06:24

  • 如何设计嵌入式系统中电源管理电路?

    针对大部分嵌入式系统的电池电源管理问题,设计了一种为嵌入式系统——尤其是应用在手持式和便携式设备的嵌入式系统进行电源管理的单元电路模块。

    2019-10-29 06:00

  • AD7656的知识点,总结的太棒了

    AD7656的特性及引脚功能AD7656的工作原理及系统构成AD7656型模/数转换器在信号采集系统中的应用

    2021-04-14 06:26

  • AD7656的工作原理及系统构成,使用AD7656有什么注意事项?

    AD7656的特性及引脚功能AD7656的工作原理及系统构成使用AD7656有什么注意事项?

    2021-04-20 06:18

  • RK3588 拉流异常挂死问题咨询

    ] Registered fiq debugger ttyFIQ0 [ 7.457238] vcc5v0_sys: supplied by vcc12v_dcin [ 7.457314

    2024-01-30 11:16