请问DAC5682寄存器如何设置，有像DAC5682 EVM一样有软件程序设置吗？通过FPGA如何设置
2025-02-13 08:26
硬件平台：FPGA-FX50;DA-DAC5682; 采样率1GSPS，dac5682工作模式，不使用内部插值及混频单元。 输出信号62.5Mhz载波信号。 现象：在62.5MHz信号附近每隔
2025-02-14 06:49
两个通道有2.5ns左右的相位差异，如下图所示：请问这个相差是在哪里产生的呢？如果减小或者消除，在我的应用环境中需要两通道的输出相差小于等于50ps，DAC5682芯片能否达到这个指标呢？
2019-05-28 12:24
通过FPGA 控制DAC5682Z, 计算得到的结果是64bit,怎样通过DAC输出? 看到一个例子是通过双数据率采样(DDR),将输入的64bit数据分成4个16-bit数据输入到DAC5682的D0--D15,这
2019-05-30 14:38
，发现两个通道有2.5ns左右的相位差异，如下图所示： 请问这个相差是在哪里产生的呢？如果减小或者消除，在我的应用环境中需要两通道的输出相差小于等于50ps，DAC5682芯片能否达到这个指标呢？
2025-02-12 08:24
通过FPGA 控制DAC5682Z, 计算得到的结果是64bit,怎样通过DAC输出? 看到一个例子是通过双数据率采样(DDR),将输入的64bit数据分成4个16-bit数据输入到DAC5682的D0--D15,
2025-02-14 06:42
请教DAC(DAC5682Z) 与IQ调制器（TRF370417）的接口问题 一、 项目需求 项目需要利用DAC5682Z 与TRF370417产生所需调制的中频(IF)信号，文档SLAA399
2024-09-04 06:10
DAC5682Z评估板无法使用4倍内插
2025-02-13 06:56
你好，请问DAC5682z评估板的功率大概需要多少，datasheet中只有相关电压要求。
2025-01-02 06:33
一片V7 690T上挂了8片DAC5682z，采样时钟为AD9516提供的1GHz，1GHz时钟经过一出多的时钟buffer同时分给8片DAC5682z。DAC5682z配置成双通道2倍插值模式
2025-01-03 08:09
