FPGA设计中，生成时钟分为两大类：自动生成时钟和用户生成时钟。
2024-01-25 09:06
使用SDC命令create_clock创建时钟，时钟周期20，占空比50%的时钟信号；
2022-11-08 09:12
Create Application，选择一个新的XSA文件，导入从Vivado获得的XSA文件。
2022-06-08 16:12
执行菜单命令“Tools-Convert-Create Polygon From selected Primitives”，即可创建一个圆形的敷铜。
2020-10-12 09:38
NVIDIA Omniverse™ USD Composer（以前称为 Create）是 NVIDIA Omniverse™ 中用于构建虚拟世界的参考应用程序，允许用户进行组装、模拟和渲染大型场景。
2024-05-20 10:07
建立一个新的工程在从vivado中导出硬件描述文件后，下一步就是建立并初始化新的Petalinux工程。petalinux-create工具用于穿件基本工程目录： petalinux-create
2017-11-16 01:27
在约束文件XDC（SCOPED_TO_REF、SCOPED_TO_CELLS）中使用“create_clock -name”约束时，在打开综合设计或实现设计时，或者在综合或实现期间，可以观察到以下警告。
2022-09-02 09:31
每个工程下面都有一个生成vivado的脚本，用于重建vivado工程，有两种方法可以使用，一是利用批处理文件，右键编辑create_project.bat
2024-03-06 18:10
Create Report File 执行完DRC之后，Altium会创建一个关于规则检查的报告，对报错信息会给出详细的描述并会给出报错的位置信息，方便我们设计者对报错信息进行解读。
2020-10-06 17:49
在约束文件XDC（SCOPED_TO_REF、SCOPED_TO_CELLS）中使用“create_clock -name”约束时，在打开综合设计或实现设计时，或者在综合或实现期间，可以观察到以下警告。
2023-12-15 10:10
