以前寫論文收集的一些資料，學習FPGA的好資料！！！
2016-07-08 14:11
VWF就是Vector Waveform File的缩写，是一种波形仿真。使用Quartus II软件新建一个工程，就使用前面建的那个Test的工程。打开工程，并在菜单栏中选择：File à New
2016-09-08 22:38
下载的仿真软件路径添加到location of executable中即可。 在设计FPGA时，要求我们有仿真的波形图，所以我们需要进行波形仿真，下面就介绍一下波形仿真如何进行。第一步：在工程下建立.vwf文件并完成波形设计file ->new 选择vwf.
2022-01-19 08:05
74161设计12进制计数器，1.74161为十六进制计数器，设计十二进制计数器时1片就可以满足要求。2.新建BDF文件及保存工程同前篇。3.将所需要的元器件和引脚拖入区域内并完成连接，如图1所示图1十二进制计数器连接图4.建立VWF文件，仿真后得到结果如图2
2021-07-22 06:33
差数Di，向高位的借位Bi，电路设计真值表如下图quartus ii中新建.bdf文件，然后搭建如下图所示的电路，编译成功创建vwf文件，电路仿真结果如下图所示，仿真结果与真值表符合然后进行管脚分配
2016-09-17 22:51
，编译顺利通过紧接着建立VWF文件，进行波形仿真， 然后将变量添加进来，按自己的想法设计一些输入的数值，设置好后开始时序仿真最后仿真成功，波形如下图所示，与所编代码所实现的功能符合。但是波形还是有一点点延迟。
2016-09-09 17:52
看quartus设计，其实还是比较简单的，.bdf文件设计如下图 vwf仿真图下图所示：在仿真图中可以清楚的看到，生成了一组随机的序列，遗憾的是我电赛做的是A题降压型稳压电源，由于一些能力原因，和资源
2016-10-27 15:14
为文件;当然顶层也可使用例化语句！Vwf分析就不上了--代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE
2016-10-26 10:21
