PrimeTime 进行静态时序分析时把整个芯片按照时钟分成许多时序路径。路径的起点是时序单元的输出引脚或是设计的输入端口,路径的终点是时序单元的输入引脚或是设计的输出端口。根据起点和终点的不同,可将逻辑电路分解为图1中用虚线表示的四种路径,分别代表了以下四种类型: 路径1起始于输入端口,终止于时序单元的数据输入端;路径2起始于时序单元的时钟引脚,终止于时序单元的数据输入端;路径3起始于时序单元的时钟引脚,终止于输出端口;路径4起始于输入端口,终止于输出端口。
2018-06-22 14:40
这篇文章探讨ARM架构和总线协议如何来支持的。对于某款ARM处理器和总线CCI，CCN和CMN产品的具体实现，属于实现层面的微架构，一般需要NDA，这里不予讨论。
2018-08-18 10:57
